[發(fā)明專利]用于存儲器裝置的可配置鏈路接口

有效

• 申請?zhí)枺?/td>: 202110766277.5
• 申請日: 2021-07-07
• 公開（公告）號: CN113918488B
• 公開（公告）日: 2023-03-24
• 發(fā)明（設(shè)計）人: S·B·塔塔普迪;J·D·波特;金載鎰;金美昭
• 申請（專利權(quán)）人: 美光科技公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/42
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 彭曉文

1.一種設(shè)備，其包括：

存儲器陣列，其包括多個存儲器單元；

多個緩沖器，其具有與所述存儲器陣列耦合且經(jīng)配置以從所述存儲器陣列接收邏輯狀態(tài)信息的相應(yīng)數(shù)據(jù)輸入端，所述多個緩沖器中的每一者具有控制輸入；

數(shù)據(jù)信道接口，其包括經(jīng)配置以傳送所述邏輯狀態(tài)信息的多個引腳；及

多個節(jié)點，其經(jīng)配置以支持所述多個緩沖器與所述數(shù)據(jù)信道接口之間的第一映射及所述多個緩沖器與所述數(shù)據(jù)信道接口之間的第二映射，其中：

所述第一映射將所述多個緩沖器映射到第一數(shù)量的所述多個引腳，且根據(jù)第一時鐘速率將所述多個緩沖器的所述控制輸入映射到與所述邏輯狀態(tài)信息的輸出相關(guān)聯(lián)的一或多個第一時鐘信號；且

所述第二映射將所述多個緩沖器映射到不同于所述第一數(shù)量的第二數(shù)量的所述多個引腳，且根據(jù)不同于所述第一時鐘速率的第二時鐘速率將所述多個緩沖器的所述控制輸入映射到與所述邏輯狀態(tài)信息的輸出相關(guān)聯(lián)的一或多個第二時鐘信號。

2.根據(jù)權(quán)利要求1所述的設(shè)備，其進一步包括：

多個輸出驅(qū)動器，其耦合于所述多個緩沖器與所述數(shù)據(jù)信道接口之間，其中：

所述第一映射將所述多個輸出驅(qū)動器映射到所述第一數(shù)量的所述多個引腳；且

所述第二映射將所述多個輸出驅(qū)動器映射到所述第二數(shù)量的所述多個引腳。

3.根據(jù)權(quán)利要求1所述的設(shè)備，其中：

所述第一映射與對應(yīng)于在用于讀取操作的所述第一數(shù)量的所述多個引腳中的每一引腳處輸出的信息的第一位數(shù)量的第一突發(fā)長度相關(guān)聯(lián)；且

所述第二映射與對應(yīng)于在用于所述讀取操作的所述第二數(shù)量的所述多個引腳中的每一引腳處輸出的信息的第二位數(shù)量的第二突發(fā)長度相關(guān)聯(lián)，所述第二位數(shù)量不同于所述第一位數(shù)量。

4.根據(jù)權(quán)利要求1所述的設(shè)備，其進一步包括：

所述設(shè)備的金屬層級，其根據(jù)所述第一映射耦合所述多個節(jié)點。

5.根據(jù)權(quán)利要求1所述的設(shè)備，其進一步包括：

所述設(shè)備的金屬層級，其根據(jù)所述第二映射耦合所述多個節(jié)點。

6.根據(jù)權(quán)利要求1所述的設(shè)備，其進一步包括：

所述設(shè)備的金屬層級，其耦合所述設(shè)備的外部時鐘輸入與時鐘信號產(chǎn)生組件，所述時鐘信號產(chǎn)生組件經(jīng)配置以至少部分地基于所述外部時鐘輸入的經(jīng)劃分相位的第一數(shù)量產(chǎn)生所述一或多個第一時鐘信號。

7.根據(jù)權(quán)利要求1所述的設(shè)備，其進一步包括：

所述設(shè)備的金屬層級，其耦合所述設(shè)備的外部時鐘輸入與時鐘信號產(chǎn)生組件，所述時鐘信號產(chǎn)生組件經(jīng)配置以至少部分地基于所述外部時鐘輸入的經(jīng)劃分相位的第二數(shù)量產(chǎn)生所述一或多個第二時鐘信號。

8.根據(jù)權(quán)利要求1所述的設(shè)備，其進一步包括：

多個熔絲、反熔絲或其組合，其經(jīng)配置以根據(jù)所述第一映射或所述第二映射耦合所述多個節(jié)點。

9.一種設(shè)備，其包括：

存儲器陣列，其包括布置為多個行和多個列的多個存儲器單元；

讀取電路，其經(jīng)配置以從所述存儲器陣列讀取存儲器字，所述存儲器字包括根據(jù)所述多個列的次序而布置的位；

數(shù)據(jù)信道接口，其包括經(jīng)配置以傳送所述存儲器字的所述位的多個引腳，其中所述多個引腳經(jīng)分組成鄰近引腳的多個群組；及

所述讀取電路與所述數(shù)據(jù)信道接口之間的多個多路復(fù)用器，所述多個多路復(fù)用器經(jīng)配置以針對所述多個群組中的每一群組，將所述存儲器字的多個位的第一子集串行化到第一引腳且將所述存儲器字的所述多個位的第二子集串行化到第二引腳，其中所述多個位的所述第一子集及所述多個位的所述第二子集包括根據(jù)所述存儲器字的所述位的次序的所述存儲器字的位的交錯子集。

10.根據(jù)權(quán)利要求9所述的設(shè)備，其進一步包括：

控制器，其與所述數(shù)據(jù)信道接口耦合，其中對于所述多個群組中的每一群組，所述控制器經(jīng)配置以根據(jù)所述存儲器字的所述位的所述次序?qū)⑺龆鄠€位的所述第一子集與所述多個位的所述第二子集解交錯。