[發明專利]一種溢出校準電路、模數轉換器及模數轉換方法

有效

• 申請號: 202110763310.9
• 申請日: 2021-07-06
• 公開（公告）號: CN113422605B
• 公開（公告）日: 2023-08-22
• 發明（設計）人: 吳勇;王致遠;劉偉峰;包軍林;張麗
• 申請（專利權）人: 西安電子科技大學蕪湖研究院
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 蕪湖思誠知識產權代理有限公司 34138
• 代理人: 楊濤

1.一種溢出校準電路，其特征在于，包括：溢出判斷比較器和數字矯正電路，所述數字矯正電路包括：溢出判斷電路和校準輸出電路；

所述溢出判斷比較器的數量為四個，其中的兩個所述溢出判斷比較器電連接在模數轉換器的第一子級中，另外兩個所述溢出判斷比較器電連接在所述模數轉換器的第二子級中，所述溢出判斷比較器用于產生所述第一子級和第二子級的數字碼的最高位；

所述溢出判斷電路與所述校準輸出電路電連接，所述校準輸出電路與所述第一子級、第二子級以及兩個所述溢出判斷比較器電連接，所述校準輸出電路用于獲取所述第一子級和第二子級的數字碼，并將所述第一子級和第二子級的數字碼進行錯位相加，得到進位標志位；

所述溢出判斷電路用于獲取所述第一子級的數字碼的最高位、所述第二子級的數字碼的最高位以及所述進位標志位，并根據獲取的信號處理獲得溢出標志位，所述校準輸出電路在所述溢出標志位的控制下輸出相應的數字信號；

當所述第一子級的數字碼的最高位以及所述第二子級的數字碼的最高位均為高電平時，所述溢出標志位的邏輯表達式為：

OR＝C1C2

其中，OR表示所述溢出標志位，C1和C2分別表示所述第一子級的數字碼的最高位以及所述第二子級的數字碼的最高位；

在其他情況下，所述溢出標志位的邏輯表達式為：

其中，C0表示所述進位標志位。

2.根據權利要求1所述的一種溢出校準電路，其特征在于，所述校準輸出電路包括：錯位相加模塊、選擇開關和寄存器，所述溢出判斷電路與所述錯位相加模塊、選擇開關和寄存器均電連接；

所述錯位相加模塊用于對所述第一子級和第二子級的數字碼進行錯位相加，得到所述進位標志位；

所述溢出判斷電路對所述第一子級的數字碼的最高位、所述第二子級的數字碼的最高位以及所述進位標志位處理后，獲得選擇開關控制信號以及所述溢出標志位；

所述選擇開關在所述選擇開關控制信號的控制下改變開關狀態，并輸出相應的開關信號；

所述寄存器輸入所述溢出標志位和開關信號后，輸出所述數字信號。

3.根據權利要求2所述的一種溢出校準電路，其特征在于，所述溢出判斷電路包括OR產生電路，所述進位標志位、經過延遲校準的所述第一子級的數字碼的最高位和經過延遲校準的所述第二子級的數字碼的最高位均輸入所述OR產生電路的輸入端，所述OR產生電路的輸出端與開關S2的一端電連接，所述開關S2的另一端電連接所述寄存器以及所述選擇開關；

所述開關S2的另一端還與開關S1的一端電連接，所述開關S1的另一端輸入電源信號DVDD；

所述第一子級的數字碼的最高位和所述第二子級的數字碼的最高位輸入一與門后，輸出的信號用于控制所述開關S1，所述與門輸出的信號經過一非門后，輸出的信號用于控制所述開關S2。

4.根據權利要求3所述的一種溢出校準電路，其特征在于，所述開關S2的另一端輸出的信號直接輸入至所述選擇開關，同時輸出的信號經過一非門后也輸入至所述選擇開關。

5.根據權利要求3所述的一種溢出校準電路，其特征在于，所述OR產生電路包括：與非門A1、A2、A3、B1、C1和或非門D1；

所述與非門A1的兩個輸入端分別輸入所述第一子級的數字碼的最高位和所述進位標志位，所述與非門A2的兩個輸入端均輸入所述第一子級的數字碼的最高位，所述與非門A3的兩個輸入端均輸入所述進位標志位；

所述與非門A2和A3的輸出端分別連接在所述與非門B1的兩個輸入端；

所述與非門A1的輸出端以及所述與非門B1的輸出端分別連接在所述與非門C1的兩個輸入端；

所述或非門D1的兩個輸入端分別輸入所述第二子級的數字碼的最高位以及連接所述與非門C1的輸出端，所述或非門D1的輸出端輸出所述溢出標志位。

6.根據權利要求3所述的一種溢出校準電路，其特征在于，所述第一子級的數字碼的最高位和所述第二子級的數字碼的最高位均經過延遲電路延遲處理后輸入至所述OR產生電路。