[發明專利]互連的多個倒裝芯片堆疊的封裝結構及其制備方法

在審

• 申請號: 202110763020.4
• 申請日: 2021-07-06
• 公開（公告）號: CN113555350A
• 公開（公告）日: 2021-10-26
• 發明（設計）人: 鄭清毅;陳銀龍
• 申請（專利權）人: 芯原微電子（南京）有限公司;芯原微電子（上海）股份有限公司;芯原微電子（成都）有限公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L23/31;H01L23/488;H01L21/60;H01L21/56
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 賀妮妮

本發明提供一種互連的多個倒裝芯片堆疊的封裝結構及其制備方法，該封裝結構包括：重新布線層；沿垂直方向堆疊于重新布線層上表面的倒裝芯片堆疊結構；倒裝芯片堆疊結構包括N層倒裝芯片及N?1層轉接板，N≥2；其中，第一層倒裝芯片與第一層轉接板焊接在重新布線層上，第M層轉接板焊接在第M?1層轉接板上，第M層倒裝芯片疊置在第M?1層倒裝芯片上及第M?1層轉接板上，且與第M?1層倒裝芯片非電性連接，與第M?1層轉接板電性連接，N≥M≥2；封裝層。該封裝結構將現有技術中倒裝芯片以水平排布方式封裝的封裝結構改變為沿垂直排布方式封裝的三維封裝結構，有效減小了多個倒裝芯片堆疊封裝的面積利用率，縮小封裝體的尺寸，利于產品的小型化。

技術領域

本發明屬于半導體封裝技術領域，特別是涉及一種互連的多個倒裝芯片堆疊的封裝結構及其制備方法。

背景技術

隨著電子產品多功能化、高性能化和小型化的潮流，高密度微電子組裝技術在新一代電子產品上逐漸成為主流。為了配合新一代電子產品的發展，尤其是智能手機、掌上電腦、超級本等產品的發展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向發展，同時對半導體集成電路的封裝也提出了朝著輕薄短小高性能的方向發展，且要求封裝能夠進行高密度互連，能夠把多個不同材質芯片和不同工藝節點的芯片封裝在一個封裝體中。

重新布線層(RDL)可對芯片的焊盤的焊區位置進行重新布局，使新焊區滿足對焊料球最小間距的要求，并使新焊區按照陣列排布。對于高I/O芯片封裝結構而言，需要多層RDL金屬線。然而，在有限的外形形狀及封裝尺寸下，RDL金屬線的線寬及線間距越小意味著可以得到越多的供電軌道。

目前，通過使用RDL技術可用更小的微凸塊間距(10微米～50微米)和更細線寬及線距(1微米～5微米)進行芯片間的互連。如圖1所示，各個倒裝芯片10通過微凸塊11與RDL12連接，然后通過RDL12走線進行互連，需要引出封裝的信號和供電電源通過RDL12連接到焊球13，由于都是倒裝形式的芯片，芯片必須并排的放置，不能堆疊，這樣不利于封裝結構面積的縮小。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種互連的多個倒裝芯片堆疊的封裝結構及其制備方法，用于解決現有技術中倒裝形式的芯片在封裝過程中，由于必須并排的放置，不能堆疊，導致封裝結構的面積較大等的問題。

為實現上述目的及其他相關目的，本發明提供一種互連的多個倒裝芯片堆疊的封裝結構，所述封裝結構包括：

重新布線層，設置于底層；

倒裝芯片堆疊結構，沿垂直方向堆疊于所述重新布線層的上表面；所述倒裝芯片堆疊結構包括N層倒裝芯片及N-1層轉接板，N≥2；其中，第一層倒裝芯片與第一層轉接板焊接在所述重新布線層上，第M層轉接板焊接在第M-1層轉接板上，第M層倒裝芯片疊置在第M-1層倒裝芯片上及所述第M-1層轉接板上，且與所述第M-1層倒裝芯片非電性連接，與所述第M-1層轉接板電性連接，N≥M≥2；

封裝層，包覆所述倒裝芯片堆疊結構。

可選地，所述第一層倒裝芯片的數量為一片，所述第M層倒裝芯片的數量為兩片以上。

可選地，所述第M層倒裝芯片與所述第M-1層轉接板之間、所述第一層倒裝芯片與所述重新布線層之間、所述第一層轉接板與所述重新布線層之間及所述第M層轉接板與所述第M-1層轉接板之間均通過金屬微凸塊實現電連接。

可選地，所述第M層倒裝芯片通過芯片粘合劑疊置在所述第M-1層倒裝芯片，所述芯片粘合劑的材料包括聚酰亞胺或添加銀顆粒或二氧化硅顆粒的環氧樹脂。

可選地，所述重新布線層的下表面設置有金屬焊球；所述金屬焊球包括金錫焊球、銀錫焊球、銅錫焊球中的一種，或者，所述金屬焊球包括金屬柱，以及形成于所述金屬柱上的焊球。