[發(fā)明專利]一種提取數(shù)據(jù)特征的方法和相關(guān)裝置

有效

• 申請?zhí)枺?/td>: 202110761751.5
• 申請日: 2020-06-30
• 公開（公告）號: CN113919479B
• 公開（公告）日: 2022-11-08
• 發(fā)明（設(shè)計）人: 韓凱;王云鶴;許春景
• 申請（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號: G06N3/04
• 分類號: G06N3/04;G06N3/08;G06N3/063;G06V10/82
• 代理公司: 北京龍雙利達知識產(chǎn)權(quán)代理有限公司 11329
• 代理人: 張卉;王君

1.一種提取數(shù)據(jù)特征的方法，其特征在于，包括：

讀取第一權(quán)重參數(shù)，所述第一權(quán)重參數(shù)中包含目標(biāo)神經(jīng)網(wǎng)絡(luò)中用于提取目標(biāo)特征的網(wǎng)絡(luò)參數(shù)；

根據(jù)所述第一權(quán)重參數(shù)確定第二權(quán)重參數(shù)，所述第二權(quán)重參數(shù)為所述第一權(quán)重參數(shù)經(jīng)過第一量化處理得到的參數(shù)，所述第一量化處理為所述第一權(quán)重參數(shù)除以第一量化參數(shù)取整，所述第二權(quán)重參數(shù)包含M*N個參數(shù)，M和N為正整數(shù)；

讀取初始待提取特征數(shù)據(jù)；

根據(jù)所述初始待提取特征數(shù)據(jù)確定第一待提取特征數(shù)據(jù)，所述第一待提取特征數(shù)據(jù)包含M*N個數(shù)據(jù)，所述M*N個數(shù)據(jù)與所述M*N個參數(shù)一一對應(yīng)；

使用目標(biāo)處理器，對所述第二權(quán)重參數(shù)和所述第一待提取特征數(shù)據(jù)進行加法卷積運算，得到第一特征數(shù)據(jù)，所述加法卷積運算包括：計算所述M*N個參數(shù)中每個參數(shù)與對應(yīng)數(shù)據(jù)的差值的絕對值，得到M*N個絕對值；計算所述M*N個絕對值的總和；將所述絕對值的總和乘以所述第一量化參數(shù)；

所述目標(biāo)處理器包括運算電路，所述運算電路包含第一子電路和第二子電路，所述第一子電路包含M*N個運算單元，所述M*N個運算單元與所述M*N個參數(shù)和所述M*N個數(shù)據(jù)分別一一對應(yīng)；

所述M*N個運算單元中的每個運算單元用于計算對應(yīng)參數(shù)與對應(yīng)數(shù)據(jù)的差值的絕對值；

所述第二子電路用于計算和輸出所述M*N個運算單元中所有運算單元輸出的絕對值的總和，所述總和用于獲取所述第一待提取特征數(shù)據(jù)中的所述目標(biāo)特征的特征數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于：第一待提取特征數(shù)據(jù)為所述初始待提取特征數(shù)據(jù)進行第二量化處理得到的數(shù)據(jù)，其中第二量化處理為所述初始待提取特征數(shù)據(jù)除以所述第一量化參數(shù)取整。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述運算電路還包括乘法器，

所述乘法器用于計算所述絕對值的總和與所述第一量化參數(shù)的乘積。

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述每個運算單元包含第一輸入端口、第二輸入端口、加法器、比較器、選擇器和輸出端口；

對于所述每個運算單元，第一輸入端口用于輸入所述對應(yīng)參數(shù)，第二輸入端口用于輸入所述對應(yīng)數(shù)據(jù)；加法器用于計算和輸出所述對應(yīng)參數(shù)減去所述對應(yīng)數(shù)據(jù)得到的第一差值和所述對應(yīng)數(shù)據(jù)減去所述對應(yīng)參數(shù)得到的第二差值；比較器用于比較所述對應(yīng)參數(shù)和所述對應(yīng)數(shù)據(jù)的大小，并在所述對應(yīng)參數(shù)大于所述對應(yīng)數(shù)據(jù)時輸出第一比較結(jié)果，在所述對應(yīng)數(shù)據(jù)大于或等于所述對應(yīng)參數(shù)時輸出第二比較結(jié)果；選擇器用于在輸入所述第一比較結(jié)果時輸出所述第一差值，在輸入所述第二比較結(jié)果時輸出所述第二差值；輸出端口用于輸出所述選擇器的輸出。

5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述目標(biāo)處理器還包括與所述運算電路連接的第一存儲器、第二存儲器和控制器；

所述第一存儲器用于存儲參數(shù)矩陣；

所述第二存儲器用于存儲數(shù)據(jù)矩陣；

所述控制器用于執(zhí)行指令，使得：所述對應(yīng)參數(shù)輸入所述每個運算單元的第一輸入端口，所述對應(yīng)數(shù)據(jù)輸入所述每個運算單元的第二輸入端口，所述每個運算單元的加法器計算所述第一差值和所述第二差值，所述每個運算單元的比較器對所述對應(yīng)數(shù)據(jù)和所述對應(yīng)參數(shù)進行比較并輸出第一比較結(jié)果或第二比較結(jié)果，所述每個運算單元的選擇器在所述每個運算單元的比較器輸出所述第一比較結(jié)果時輸出所述第一差值以及在所述每個運算單元的比較器輸出所述第二比較結(jié)果時輸出所述第二差值，所述第二子電路計算并輸出M個運算組中所有運算單元輸出的差值的總和。