[發(fā)明專利]一種基于FPGA的線束綜合測試系統(tǒng)及方法

在審

• 申請?zhí)枺?/td>: 202110760414.4
• 申請日: 2021-07-06
• 公開（公告）號: CN113533838A
• 公開（公告）日: 2021-10-22
• 發(fā)明（設(shè)計）人: 張金鎖;黃科;倪友福
• 申請（專利權(quán)）人: 迪力普電子（常州）有限公司
• 主分類號: G01R19/25
• 分類號: G01R19/25;G01R1/30
• 代理公司: 南京蘇博知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32411
• 代理人: 柳強

本發(fā)明涉及線束測試技術(shù)領(lǐng)域，具體涉及一種基于FPGA的線束綜合測試系統(tǒng)及方法；將DDS產(chǎn)生的信號作為基準分別連接高壓信號源模塊和低壓信號源模塊，用于所有測試項目；將電壓采樣模塊、電流采樣模塊與FPGA相連，由FPGA調(diào)節(jié)量程，用于所有測試項目；在交流項目測試的時候，4路鎖相放大器和4路積分型模數(shù)轉(zhuǎn)換器同步并行工作，直流項目測試的時候，2路積分型模數(shù)轉(zhuǎn)換器同步并行工作；FPGA讀取ADC的轉(zhuǎn)換結(jié)果，由內(nèi)部DSP軟核進行運算，并最終得出測試結(jié)果，與傳統(tǒng)方案相比，功能強大，電路集成度高，體積減小，重量減輕，4路并行檢測，測試速度快。

技術(shù)領(lǐng)域

本發(fā)明涉及線束測試技術(shù)領(lǐng)域，尤其涉及一種基于FPGA的線束綜合測試系統(tǒng)及方法。

背景技術(shù)

線束測試系統(tǒng)通常分成測試主機箱和開關(guān)陣列箱。在用于船舶、列車、飛機等領(lǐng)域的線束、線纜測試時，測試主機箱與開關(guān)陣列箱通常情況下會相隔一段距離，測試主機箱與開關(guān)陣列箱之間通過電纜進行連接。

傳統(tǒng)的線束綜合測試系統(tǒng)采用的方式是將各種功能的儀器儀表通過通訊總線和電腦連接，來實現(xiàn)各項測試功能，這種方式，雖然有測試功能強大，配置靈活的優(yōu)勢，但是體積過大，重量過重，成本過高的缺點，不利于設(shè)備的便攜。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種基于FPGA的線束綜合測試系統(tǒng)及方法，旨在解決現(xiàn)有技術(shù)中線束綜合測試系統(tǒng)體積過大，重量過重，成本過高的缺點，不利于設(shè)備的便攜的技術(shù)問題。

為實現(xiàn)上述目的，本發(fā)明提供了一種基于FPGA的線束綜合測試系方法，

將DDS產(chǎn)生的信號作為基準分別連接高壓信號源模塊和低壓信號源模塊，用于所有測試項目；

將電壓采樣模塊、電流采樣模塊與FPGA相連，由FPGA調(diào)節(jié)量程，用于所有測試項目；

在交流項目測試的時候，4路鎖相放大器和4路積分型模數(shù)轉(zhuǎn)換器同步并行工作，直流項目測試的時候，2路積分型模數(shù)轉(zhuǎn)換器同步并行工作；

FPGA讀取ADC的轉(zhuǎn)換結(jié)果，由內(nèi)部DSP軟核進行運算，并最終得出測試結(jié)果。

其中，在DDS產(chǎn)生的信號作為基準分別連接高壓信號源模塊和低壓信號源模塊，用于所有測試項目的步驟中：

DDS由FPGA和一個雙路的12位雙極性DAC以及數(shù)字濾波器組成。

其中，在DDS產(chǎn)生的信號作為基準分別連接高壓信號源模塊和低壓信號源模塊，用于所有測試項目的步驟中：

所述高壓信號源是由功放A2、高壓變壓器T1、高壓繼電器K1和K2、整流二極管D1、濾波電容C3、源內(nèi)阻R2組成。

其中，在將電壓采樣模塊、電流采樣模塊與FPGA相連，由FPGA調(diào)節(jié)量程，用于所有測試項目的步驟中：

所述電壓采樣模塊由可編程增益放大器PGA1構(gòu)成，測試信號施加在被測物Rx上后，F(xiàn)PGA根據(jù)不同的信號幅度，控制可變增益放大器PGA1的輸出幅度。

本發(fā)明還提供一種采用上述所述的基于FPGA的線束綜合測試方法的測試系統(tǒng)，所述基于FPGA的線束綜合測試系統(tǒng)包括主機、測試總線、通訊總線和從機，所述測試總線和所述通訊總線分別與所述主機電性連接，所述從機的數(shù)量為多個，每個所述從機分別與所述試總線和所述通訊總線電性連接。

本發(fā)明的一種基于FPGA的線束綜合測試系統(tǒng)及方法，通過上述方法，實現(xiàn)了信號源的共用、電壓測量模塊的共用、電流測量模塊的共用、AD轉(zhuǎn)換模塊的共用，同時還實現(xiàn)了4路數(shù)字化的鎖相放大器PDC1～PDC4和4路積分型數(shù)模轉(zhuǎn)換器ADC1～ADC4，進行同步并行檢測，縮短了測試時間，通過信號源的數(shù)字化、鎖相放大器的數(shù)字化、ADC的數(shù)字化，減小了整個系統(tǒng)的物理尺寸。

附圖說明