[發明專利]用于抑制CMOS圖像傳感器中的浮動擴散結泄漏的隔離結構

在審

• 申請號: 202110759842.5
• 申請日: 2021-07-06
• 公開（公告）號: CN113921549A
• 公開（公告）日: 2022-01-11
• 發明（設計）人: 文成烈;比爾·潘
• 申請（專利權）人: 豪威科技股份有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 劉媛媛

1.一種用于CMOS圖像傳感器的LOFIC像素單元，其包括：

半導體襯底，其具有前側及后側；

像素區，其包含所述半導體襯底中的至少一個光敏區，其中所述至少一個光敏區累積響應于入射光而在所述至少一個光敏區中光生的圖像電荷；

像素晶體管區，其包含所述半導體襯底中的晶體管溝道區；及

溝槽隔離結構，所述溝槽隔離結構的至少部分環繞所述晶體管溝道區以將所述像素晶體管區與所述像素區隔離。

2.根據權利要求1所述的LOFIC像素單元，其中所述溝槽隔離結構包括

淺溝槽隔離結構，其在所述半導體襯底的所述前側中且包圍所述晶體管溝道區的至少一部分；及

深溝槽隔離結構，其在所述半導體襯底的所述后側中且包圍所述晶體管溝道區的至少一部分。

3.根據權利要求2所述的LOFIC像素單元，其中所述深溝槽隔離結構從所述后側朝所述前側延伸且接觸所述淺溝槽隔離結構。

4.根據權利要求2所述的LOFIC像素單元，其中所述深溝槽隔離結構進一步包圍所述半導體襯底中的與所述晶體管溝道區分開的區，所述區是耦合到接地的導電區。

5.根據權利要求2所述的LOFIC像素單元，其中所述深溝槽隔離結構包含定位在與所述晶體管溝道區相關聯的結下的第一區段，所述第一深溝槽隔離結構區段接觸所述淺溝槽隔離結構，其中所述第一深溝槽隔離結構區段及所述淺溝槽隔離結構環繞與所述晶體管溝道區相關聯的所述結。

6.根據權利要求5所述的LOFIC像素單元，其中所述深溝槽隔離結構進一步包含從所述后側延伸且接觸所述淺溝槽隔離結構的豎直定向的第二區段。

7.根據權利要求6所述的LOFIC像素單元，其中所述深溝槽隔離結構的所述第二區段形成壁且所述深溝槽隔離結構的所述第一區段形成頂部，所述壁及所述頂部一起界定所述半導體襯底中的與所述晶體管溝道區分開的區，所述區是耦合到接地的導電區。

8.根據權利要求2所述的LOFIC像素單元，其中所述深溝槽隔離結構及所述淺溝槽隔離結構內襯有電介質材料。

9.根據權利要求2所述的LOFIC像素單元，其中所述晶體管溝道區包括

浮動擴散區，其經安置在所述半導體襯底中以從所述光敏區接收所述圖像電荷；

多個晶體管柵極，其經安置在所述像素晶體管區中的所述半導體襯底的所述前側上；

多個摻雜源極/漏極區，其具有第一導電類型，所述多個摻雜源極/漏極區經安置在所述半導體襯底的所述前側中且鄰近相應晶體管柵極定位；及

摻雜阱區，其安置在所述半導體襯底中、相對于所述摻雜源極/漏極區呈環繞關系，所述摻雜阱區具有與所述源極/漏極區的所述第一導電類型不同的第二導電類型。

10.根據權利要求9所述的LOFIC像素單元，其中所述淺溝槽隔離結構從所述前側延伸到所述半導體襯底中達大于所述摻雜阱區的深度，所述淺溝槽隔離結構及所述深溝槽隔離結構包圍所述摻雜阱區。