[發明專利]一種階梯柵介質層結構及其制造方法

在審

• 申請號: 202110759730.X
• 申請日: 2021-07-05
• 公開（公告）號: CN113506829A
• 公開（公告）日: 2021-10-15
• 發明（設計）人: 丁文華;習毓;陳騫;單長玲;史瑞;劉英
• 申請（專利權）人: 西安衛光科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/423;H01L29/06
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 賀小停

一種階梯柵介質層結構及其制造方法，包括N+襯底、N?外延層、P?body擴散窗口、N_+JFET擴散窗口、柵介質層、柵極多晶硅和柵源隔離層；本發明涉及一種提高MOSFET抗單粒子柵穿能力的階梯柵介質層結構和制造方法，在單元結構中增加N+JFET區，利用硅中摻雜濃度越高則硅表面熱氧生長越快這一理論，按柵介質層生長工藝條件，N+JFET區上的柵介質層厚度可以生長到而P?body溝道區的柵介質層厚度則為階梯結構的柵介質層，溝道區為薄氧，確保器件的總劑量性能不受影響；JFET區為厚氧，提高了柵介質擊穿電壓，進而提高了器件的抗單粒子柵穿能力。

技術領域

本發明屬于半導體分立器件技術領域，一種階梯柵介質層結構及其制造方法。

背景技術

宇航級MOSFET應用于空間輻射環境中，會產生總劑量效應和單粒子效應，單粒子效應主要有兩種失效機制，單粒子燒毀(Single Event Burnout，縮寫SEB)和單粒子柵穿(Single Event Gate rupture，縮寫SEGR)，這兩種機制都會造成器件不可逆轉的失效，影響整個系統的正常工作。其中單粒子柵穿的主要失效機理為：以N溝道MOSFET為例，當高能粒子從器件的柵區入射到器件中時，粒子入射后沿著軌跡在柵介質和半導體材料中產生大量的電子空穴對，在外加電場的作用下，電子被漏極收集，空穴向Si/SiO2界面漂移，聚集在Si/SiO2界面的電荷在柵極感應出相反電荷，電荷和感應電荷構成的電場會增加柵介質電場，達到柵介質擊穿電壓時，則會引發單粒子柵穿(SEGR)效應。

通常采用的單粒子柵穿加固技術主要是提高柵介質層生長質量和增加柵介質層厚度。增加柵介質層厚度可以提高柵介質擊穿電壓，從而有效的改善器件的單粒子柵穿效應，但是柵介質厚度的增加卻不利于器件的抗總劑量性能，一般控制在之間，MOSFET器件的抗單粒子性能也因此受限。

發明內容

本發明的目的在于提供一種階梯柵介質層結構及其制造方法，以解決上述問題。

為實現上述目的，本發明采用以下技術方案：

一種階梯柵介質層結構，包括N+襯底、N-外延層、P-body擴散窗口、N_+JFET擴散窗口、柵介質層、柵極多晶硅和柵源隔離層；N-外延層設置在N+襯底上，N-外延層的兩側分別設置有P-body擴散窗口，兩個P-body擴散窗口之間設置有N+JFET擴散窗口，P-body擴散窗口和N+JFET擴散窗口上的縱向方向設置有柵介質層，柵介質層上自下而上依次設置有柵極多晶硅和柵源隔離層；柵介質層為階梯結構。

進一步的，柵介質層設置有源N+擴散窗口和源P+擴散窗口，源N+擴散窗口、源P+擴散窗口和源極金屬連接構成源極，柵極金屬與柵極多晶硅連接構成柵極，漏極金屬與N+襯底連接構成漏極。

進一步的，柵介質層按柵介質層生長工藝條件，柵介質層的厚度分為兩部分，N_+JFET擴散窗口上的柵介質層厚度為而P-body擴散窗口上的柵介質層厚度為

進一步的，柵介質層長度為4μm～5μm。

進一步的，N_+JFET擴散窗口在兩個P-body擴散窗口之間，長度為1.2μm～1.6μm；柵極多晶硅的長度為4μm～5μm，厚度為

進一步的，源N+擴散窗口的長度為1.2μm～1.5μm；源P+擴散窗口的長度為2μm～3μm；柵源隔離層的長度為6μm～7μm，厚度為0.8μm～1.2μm；N+襯底尺寸為8μm～10μm；P-body擴散窗口的長度為3.6μm～4μm。

進一步的，一種階梯柵介質層結構的制造方法，包括以下步驟：