[發(fā)明專利]一種存算一體架構的自適應資源配置布局布線方法及系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202110758075.6
• 申請日: 2021-07-05
• 公開（公告）號: CN113407258A
• 公開（公告）日: 2021-09-17
• 發(fā)明（設計）人: 徐寧;梁媛
• 申請（專利權）人: 武漢理工大學
• 主分類號: G06F9/445
• 分類號: G06F9/445;G06F9/50;G06N3/00
• 代理公司: 武漢市首臻知識產權代理有限公司 42229
• 代理人: 高琴

1.一種存算一體架構的自適應資源配置布局布線方法，其特征在于：

所述方法依次包括以下步驟：

步驟一、讀取包含邏輯門信息的blif網表文件，并設定由多個存算互換處理單元組成的存算一體架構的初始值；

步驟二、采用模擬退火算法求解目標函數(shù)，并結合A*算法執(zhí)行存算一體架構的布局布線，最終得到各存算互換處理單元的最優(yōu)布局布線方式及其資源利用率，其中，所述目標函數(shù)為代價Cost_i最?。?/p>

Cost_i＝(C-A(i))×P(i)+C×R(i)

上式中，C為關鍵路徑的長度，A(i)為包含邏輯原語i的最長路徑長度，P(i)為邏輯原語i的放置代價，R(i)為邏輯原語i的路由代價，C_l為存算互換處理單元中使用的邏輯資源數(shù)量，C_i為存算互換處理單元中使用的互連資源數(shù)量，N_p為極大的正數(shù)，U_t為放置邏輯原語i的存算互換處理單元的資源利用率；

步驟三、判斷各存算互換處理單元的資源利用率是否滿足要求，若不滿足，則調整存算一體架構中存算互換處理單元的數(shù)量后返回步驟二，若滿足，則輸出存算一體架構中存算互換處理單元的總數(shù)、關鍵路徑上存算互換處理單元的數(shù)量以及各存算互換處理單元的布局布線方式。

2.根據權利要求1所述的一種存算一體架構的自適應資源配置布局布線方法，其特征在于：

所述步驟二依次包括以下步驟：

2.1、采用模擬退火算法生成存算一體架構的初始布局，并通過A*算法生成所有網絡的路由路徑，得到初始代價；

2.2、在退火過程中求解目標函數(shù)，并采用A*算法實現(xiàn)各存算互換處理單元的布局布線；

2.3、根據退火策略更新代價，更新溫度；

2.4、退火結束，得到各存算互換處理單元的最優(yōu)布局布線方式及其資源利用率。

3.根據權利要求1或2所述的一種存算一體架構的自適應資源配置布局布線方法，其特征在于：

步驟二中，所述各存算互換處理單元的資源利用率R采用以下公式計算得到：

上式中，N為存算互換處理單元中的硬件資源總量。

4.根據權利要求1或2所述的一種存算一體架構的自適應資源配置布局布線方法，其特征在于：

所述步驟三依次包括以下步驟：

3.1、判斷各存算互換處理單元中是否存在資源利用率大于100％的存算互換處理單元，若存在，則增加存算一體架構中存算互換處理單元的數(shù)量后返回步驟二，若不存在，則進入步驟3.2；

3.2、判斷各存算互換處理單元中是否存在資源利用率小于設定閾值的存算互換處理單元，若存在，則減少存算一體架構中存算互換處理單元的數(shù)量后返回步驟二，若不存在，則輸出存算一體架構中存算互換處理單元的總數(shù)、關鍵路徑上存算互換處理單元的數(shù)量以及各存算互換處理單元的布局布線方式。

5.根據權利要求1或2所述的一種存算一體架構的自適應資源配置布局布線方法，其特征在于：

步驟一中，所述存算一體架構的初始值設定方法為：先設置存算一體架構中各存算互換處理單元的硬件資源配置，再給定存算互換處理單元的數(shù)量。

6.根據權利要求1或2所述的一種存算一體架構的自適應資源配置布局布線方法，其特征在于：

步驟一中，所述包含邏輯門信息的blif網表文件采用以下方法生成：

先以Verilog語言編寫的電路作為輸入，采用ODIN II工具讀取文件并進行解析，生成blif格式的網表文件，然后使用ABC邏輯綜合和優(yōu)化工具讀取生成的網表文件，并進行編譯和優(yōu)化后生成包含邏輯門信息的blif網表文件。

7.一種存算一體架構的自適應資源配置布局布線系統(tǒng)，其特征在于：

所述系統(tǒng)包括布局布線模塊(1)，所述布局布線模塊(1)用于執(zhí)行權利要求1所述方法。

8.根據權利要求7所述的一種存算一體架構的自適應資源配置布局布線系統(tǒng)，其特征在于：

所述系統(tǒng)還包括前端解析模塊(2)、邏輯綜合模塊(3)，所述前端解析模塊2的信號輸出端通過邏輯綜合模塊(3)與布局布線模塊(1)的信號輸入端連接；

所述前端解析模塊(2)用于通過ODIN II工具讀取以Verilog語言編寫的電路并進行解析，生成blif格式的網表文件；

所述邏輯綜合模塊(3)用于使用ABC邏輯綜合和優(yōu)化工具讀取生成的blif格式的網表文件，并進行編譯和優(yōu)化后生成包含邏輯門信息的blif網表文件。