[發明專利]基于FPGA的IRIG-B直流碼解碼及對時自動切換方法

有效

• 申請號: 202110752926.6
• 申請日: 2021-07-02
• 公開（公告）號: CN113791533B
• 公開（公告）日: 2023-06-20
• 發明（設計）人: 馬文霞;肖泉建;孫文超;王言暢
• 申請（專利權）人: 中國船舶重工集團公司第七0七研究所
• 主分類號: G04G7/00
• 分類號: G04G7/00;G04G5/00;H03M7/08
• 代理公司: 天津盛理知識產權代理有限公司 12209
• 代理人: 王利文

1.基于FPGA的IRIG-B直流碼解碼及對時自動切換方法，其特征在于：包括以下步驟：

步驟1、FPGA上電后進行預設模式，按照預先設定的時鐘進行計時；

步驟2、判斷是否有對時時鐘接入，若有對時時鐘接入則進行對時模式并輸出對時時鐘，并進行步驟3，若無對時時鐘接入則仍然按照預設時鐘計時，并將時鐘信號輸出；

步驟3、通過FPGA解碼部分進行IRIG-B直流碼解碼；

步驟4、判斷對時時鐘是否斷開，若未斷開，則返回步驟3，并將解碼后的時鐘信號作為輸出，否則進行步驟5；

步驟5、自動切換到計時模式，按照斷開前最后一刻的時鐘作為計時開始進行循環計時并輸出；

步驟6、將FPGA解碼及計算得到的時鐘信號轉換報文并以一定的發送頻率用串口輸出；

所述計時模式為上電后按照設定的預設時鐘進行計時，

對時模式為當外部對時信號輸入時輸出對時信號，

計時模式為當外部信號斷開后按照斷開時刻的時鐘繼續計時。

2.根據權利要求1所述的基于FPGA的IRIG-B直流碼解碼及對時自動切換方法，其特征在于：所述步驟1中判斷是否有對時時鐘接入的具體實現方法為：FPGA檢測IRIG-B直流碼的輸入情況，以移位寄存器的形式檢測IRIG-B直流碼中的參考碼元P₀是否全為0，若全為0則判斷為對時時鐘未輸入，若不為全0則判斷為對時時鐘輸入。

3.根據權利要求1所述的基于FPGA的IRIG-B直流碼解碼及對時自動切換方法，其特征在于：所述步驟2中解碼部分包括：檢測模塊、時鐘分頻模塊、解碼模塊、轉換模塊、秒脈沖輸出模塊和100Hz頻標輸出模塊，其中時鐘分頻模塊分別連接檢測模塊和解碼模塊，檢測模塊分別連接解碼模塊、秒脈沖輸出模塊和100Hz頻標輸出模塊，轉換模塊連接轉換模塊。

4.根據權利要求1或3所述的基于FPGA的IRIG-B直流碼解碼及對時自動切換方法，其特征在于：所述步驟3中IRIG-B直流碼解碼包括以下步驟：

步驟3.1、時鐘分頻模塊通過FPGA中的鎖相環將晶振時鐘25MHz分頻為1KHz作為檢測模塊和解碼模塊，并將1KHz倍頻為50MHz作為解碼模塊的時鐘輸入，并將分頻為8*9600Hz作為串口輸出模塊的時鐘輸入；

步驟3.2、將參考標志和位置識別標志兩個碼元作為一個檢測標志，以1KHz的時鐘作為解碼模塊的時鐘采樣頻率，設置移位寄存器存儲20位數據，當寄存器的值達到指定數值時判斷為IRIG-B直流碼的幀頭，并開始對秒”、“分”、“時”和“天”信息解碼；

步驟3.3、以1KHz時鐘作為解碼模塊的時鐘輸入，設置移位寄存器存儲10位數據，以檢測到幀頭開始計數，判斷移位寄存器中碼元的值為“P”碼、“1”碼或“0”碼，并得到“秒”、“分”、“時”和“天”各個時間信息的百位、十位和個位的二進制值；

步驟3.4、將步驟3.3中得到的二進制值結合其位權值轉換為相應的十進制值，同時將“天”的信息根據平年和閏年中各個月份天數計算出月和日的信息；

步驟3.5、秒脈沖輸出模塊檢測到參考標志P₀后輸出秒脈沖信號；

步驟3.6、100Hz頻標輸出模塊檢測到碼元輸入時作為標志輸出一個100Hz的脈沖信號。

5.根據權利要求1所述的基于FPGA的IRIG-B直流碼解碼及對時自動切換方法，其特征在于：所述步驟4的具體實現方法為：當外部對時時鐘接入時，FPGA中存儲“秒”信息的寄存器的值跟隨對時系統的變化每秒變化一次，而當外部對時時鐘斷開時則“秒”信息寄存器保持在最后時刻的“秒”信號，判斷寄存器中間隔一秒的值是否相等，若相等則判斷為外部對時時鐘斷開，否則外部對時時鐘未斷開。

6.根據權利要求1所述的基于FPGA的IRIG-B直流碼解碼及對時自動切換方法，其特征在于：所述步驟5的具體實現方法為：當檢測到外部對時時鐘斷開時，FPGA自動切換到計時模式。

7.根據權利要求1所述的基于FPGA的IRIG-B直流碼解碼及對時自動切換方法，其特征在于：所述步驟6的具體實現方法為：將步驟1至步驟5計算得到的時鐘信號轉化為串行輸出，按照發送協議以一定的波特率和發送周期通過串口輸出。