[發明專利]混頻電路

在審

• 申請號: 202110746354.0
• 申請日: 2021-07-01
• 公開（公告）號: CN115395896A
• 公開（公告）日: 2022-11-25
• 發明（設計）人: 顧博智;陳則朋
• 申請（專利權）人: 立積電子股份有限公司
• 主分類號: H03D7/14
• 分類號: H03D7/14
• 代理公司: 上海市錦天城律師事務所 31273
• 代理人: 陸少凡

本發明公開了一種混頻電路，包括：混頻器、分壓電路以及放大器。混頻器接收第一輸入信號、第二輸入信號以及至少一組偏壓電壓，并產生輸出信號，輸出信號的頻率相關于第一輸入信號的頻率及第二輸入信號的頻率。分壓電路接收偏壓電壓并于輸出端產生共模信號。放大器耦接至混頻器以接收輸出信號，以及耦接至分壓電路的輸出端，用以抑制輸出信號中的噪聲，并產生最終輸出信號。

技術領域

本發明是有關于一種通信技術，且特別是有關于一種混頻電路。

背景技術

在無線通信及雷達等通信領域中，信號需要進行升頻轉換或降頻轉換才易于進行傳播和處理。因此，混頻器便成為通信系統中基本的組件。

然而，混頻器的輸出信號可能包括其他不需要的直流干擾與交流干擾，這對于混頻器來說是一個相當大的設計問題。

發明內容

本發明的混頻電路，包括：二極管混頻器、分壓電路以及放大器。混頻器接收第一輸入信號、第二輸入信號以及至少一組偏壓電壓用來正向導通該多個二極管，并產生輸出信號，輸出信號的頻率相關于第一輸入信號的頻率及第二輸入信號的頻率。分壓電路接收至少一組偏壓電壓并于輸出端產生共模信號。放大器具有第一輸入端耦接至二極管混頻器以接收該輸出信號，以及第二輸入端耦接至分壓電路的輸出端，抑制輸出信號中的噪聲，并生成最終輸出信號。

為讓本發明的上述特征能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明如下。

附圖說明

圖1繪示本發明一實施例的雙平衡混頻器的模塊圖。

圖2繪示本發明第一實施例的雙平衡混頻器的電路圖。

圖3繪示本發明第二實施例的雙平衡混頻器的電路圖。

圖4繪示本發明第三實施例的雙平衡混頻器的電路圖。

圖5繪示本發明第四實施例的雙平衡混頻器的電路圖。

圖6繪示本發明第五實施例的雙平衡混頻器的電路圖。

圖7繪示本發明第六實施例的雙平衡混頻器的電路圖。

圖8繪示本發明第一實施例的具有噪聲抑制功能的混頻電路的電路圖。

圖9繪示本發明第二實施例的具有噪聲抑制功能的混頻電路的電路圖。

圖10繪示本發明第三實施例的具有噪聲抑制功能的混頻電路的電路圖。

主要圖示說明

800：混頻電路

Amp：放大器

Av：倍數

CS：共模信號

DBM：雙平衡混頻器

DC：分壓電路

FS：最終輸出信號

IF：輸出信號

IN+、IN-：輸入端

LO、RF：輸入信號

OUT：輸出端

R1、R2：電阻

VBH：高偏壓

VBL：低偏壓

Vcm：共模電壓

Vif：輸出電壓

Vnoise：噪聲電壓

具體實施方式

本發明提供一種使用低成本二極管的雙平衡混頻器，可藉由雙路徑偏壓二極管，在即便是使用較高導通電壓的二極管的情況下提高雙平衡混頻器的靈敏度。此外，本發明的雙平衡混頻器在輸出端電路可省略電容的設置，因而可減小雙平衡混頻器的面積，并且使得雙平衡混頻器可適用于多種電路架構，舉例而言，可適用于外差(heterodyne)架構或同差(homodyne)架構(亦被稱為零中頻(Zero IF)架構)。