[發明專利]一種電路板的制作方法及其電路板

在審

• 申請號: 202110745503.1
• 申請日: 2021-06-30
• 公開（公告）號: CN115551203A
• 公開（公告）日: 2022-12-30
• 發明（設計）人: 陳沖
• 申請（專利權）人: 深南電路股份有限公司
• 主分類號: H05K3/00
• 分類號: H05K3/00
• 代理公司: 深圳市道臻知識產權代理有限公司 44360
• 代理人: 陳琳

本發明公開了一種電路板的制作方法及其電路板，包括步驟S100：在壓合半固化片前，測試內層阻抗線的阻抗，得到當前內層阻抗值；S200：根據內層阻抗值和成品阻抗值的對應關系，得到成品預測阻抗值；S300：根據成品預測阻抗值判斷當前內層阻抗值是否需要修正；若是，則修正當前內層阻抗線的阻抗；若否，則不修正當前內層阻抗線的阻抗。本發明的電路板的制作方法可以及時對內層阻抗進行修正調整，提高合格率，降低成本，避免不合格的電路板報廢問題。

技術領域

本發明涉及電路板制作領域，尤其涉及一種電路板的制作方法及其電路板。

背景技術

電路板可稱為印刷線路板或印刷電路板，英文名稱為(Printed Circuit Board)PCB，線路板按層數來分的話分為單面板，雙面板，和多層線路板三個大的分類。隨著信號傳遞速度快速的提高，對電路板也提出了更高的要求。電路板提供的電路性能必須能夠使信號在傳輸過程中不能發生反射現象，信號保持完整，降低傳輸損耗，起到匹配阻抗的作用，這樣才能得到完整、可靠、精確的傳輸信號。

電路板的內層阻抗，在傳統的電路板制作過程中，到外層蝕刻線路后才能測試阻抗，但是，此時已無法修正阻抗了。對于阻抗不合格的電路板只能報廢處理，成本高，合格率低。

發明內容

本發明的目的是提供一種電路板的制作方法及其電路板，及時修正電路板的內層阻抗，降低成本高，提高合格率。

本發明公開了一種電路板的制作方法，包括步驟：

在壓合半固化片前，測試內層阻抗線的阻抗，得到當前內層阻抗值；

根據內層阻抗值和成品阻抗值的對應關系，得到成品預測阻抗值；

根據成品預測阻抗值判斷當前內層阻抗值是否需要修正；若是，則修正當前內層阻抗線的阻抗；若否，則不修正當前內層阻抗線的阻抗。

可選的，所述根據成品預測阻抗值判斷當前內層阻抗值是否需要修正具體包括步驟：

根據成品預測阻抗值和成品阻抗值反推出內層阻抗值的目標值和公差；

比較當前內層阻抗值和目標值，若當前內層阻抗值在目標值的公差范圍外，則修正當前內層阻抗線的阻抗，若當前內層阻抗值在目標值的公差范圍內，則不修正當前內層阻抗線的阻抗。

可選的，所述若當前內層阻抗值在目標值的公差范圍外，則修正當前內層阻抗線的阻抗步驟具體為：

若當前內層阻抗值小于目標值公差范圍的最小值，減小當前內層阻抗線的線寬和/或線厚；

若當前內層阻抗值大于目標值公差范圍的最大值，增大當前內層阻抗線的線寬和/或線厚。

可選的，所述制作方法還包括步驟：

調整當前內層阻抗線的線寬和/或線厚，修正當前內層阻抗線的阻抗。

可選的，所述調整當前內層阻抗線的線寬和/或線厚，修正當前內層阻抗線的阻抗的步驟具體為：

若當前內層阻抗線阻抗偏小，減小當前內層阻抗線的線寬和/或線厚；

若當前內層阻抗線阻抗偏大，增大當前內層阻抗線的線寬和/或線厚。

可選的，所述減小當前內層阻抗線的線寬和/或線厚的步驟具體為：

蝕刻當前內層阻抗線，減小當前內層阻抗線的線寬和/或線厚；

所述增大當前內層阻抗線的線寬和/或線厚的步驟具體為：

電鍍當前內層阻抗線，增大當前內層阻抗線的線寬和/或線厚。

可選的，所述制作方法還包括步驟：