[發(fā)明專利]一種基于Virtex-5系列FPGA和TLK2711的星用高速串行接口

在審

• 申請?zhí)枺?/td>: 202110738665.2
• 申請日: 2021-06-30
• 公開（公告）號: CN113535619A
• 公開（公告）日: 2021-10-22
• 發(fā)明（設(shè)計）人: 楊克成;孟祥濤;劉寧
• 申請（專利權(quán)）人: 北京航天時代光電科技有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/40;G06F11/22
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 龐靜

1.一種基于Virtex-5系列FPGA和TLK2711的星用高速串行接口電路，其特征在于：包括設(shè)置在一塊印制板上的電源輸入接口、角速率信號輸入接口、溫度模擬信號輸入接口、PPS輸入接口，高速通信接口、CAN總線通信接口；所述印制板上集成A/D轉(zhuǎn)換器、Virtex-5系列FPGA、TLK2711、存儲芯片以及供電電路；

所述FPGA通過PPS輸入接口接收PPS信息、通過CAN接口與相機下位機進行通信，通過A/D轉(zhuǎn)換器連接溫度模擬信號輸入接口，通過角速率信號輸入接口接收陀螺數(shù)據(jù)，通過TLK2711與上位機進行通信，存儲芯片用于存儲FPGA加載配置信息；

所述供電電路將電源輸入接口輸入的電壓轉(zhuǎn)換成印制板上各芯片需要的不同電壓，其中采用加抗閂鎖保護的開關(guān)電源供電方式為FPGA提供內(nèi)核電壓，采用線型電源供電方式為FPGA其余接口、存儲芯片以及TLK2711提供所需電壓。

2.根據(jù)權(quán)利要求1所述的串行接口電路，其特征在于：采用抗閂鎖保護電路將輸入電壓進行異常保護，為開關(guān)電源芯片TPS54310PWP提供可靠的輸入電壓，由開關(guān)電源芯片TPS54310PWP向FPGA提供穩(wěn)定的內(nèi)核電壓。

3.根據(jù)權(quán)利要求2所述的串行接口電路，其特征在于：所述的抗閂鎖保護電路在后級芯片發(fā)生電流異常增大的情況下切斷電源并自動上電，以模擬上電重啟，超過3次后不再自動上電，直到重新加電或軟復(fù)位。

4.根據(jù)權(quán)利要求1所述的串行接口電路，其特征在于：采用線性穩(wěn)壓芯片MSK5230為FPGA其余接口、存儲芯片以及TLK2711提供穩(wěn)定的所需電壓。

5.根據(jù)權(quán)利要求1所述的接口電路，其特征在于：所述供電電路采用磁珠隔離的方式減少差模干擾。

6.根據(jù)權(quán)利要求1所述的串行接口電路，其特征在于：所述的存儲芯片采用XCF16PVOG48C存儲器，F(xiàn)PGA采用Master Serial和JTAG兩種模式進行配置，XCF16PVOG48C存儲器中存儲在線調(diào)試源程序，F(xiàn)PGA利用JTAG模式直接從所述存儲器中加載在線調(diào)試源程序進行在線調(diào)試，F(xiàn)PGA利用Master Serial模式降低傳輸干擾。

7.根據(jù)權(quán)利要求1所述的串行接口電路，其特征在于：采用溫補差分晶振為所述FPGA提供全局時鐘。

8.根據(jù)權(quán)利要求1所述的串行接口電路，其特征在于：采用了高速信號抗干擾傳輸方法，實現(xiàn)全溫下工作期間高速通訊的誤碼率為0；所述的高速信號抗干擾傳輸方法包括在高密度PCB布局的基礎(chǔ)上，通過差分對等長設(shè)計和阻抗匹配、避免傳輸數(shù)據(jù)線的跨電源分割，選擇雙絞磁屏蔽電纜作為通訊電纜、電源輸入接口首先通過LC電源濾波再輸出電壓，印制板上每個芯片的所有供電口均加入旁路電容，由晶振直接為TLK2711提供參考時鐘，TLK2711布線中數(shù)字信號和模擬信號之間進行隔離，印制板布線時電連接器各通道內(nèi)布線長度進行補償，印制板選擇TU872。

9.根據(jù)權(quán)利要求1-8之一所述的串行接口電路，其特征在于，用于接收高分辨率對地觀測衛(wèi)星信號檢測電路輸出的原始脈沖信號。

10.根據(jù)權(quán)利要求1-8之一所述的串行接口電路，其特征在于，在印制板上設(shè)置RS422測試通信接口，F(xiàn)PGA與TLK2711連接的2711高速接口設(shè)置地檢電路進行測試評定；

FPGA將處理好的陀螺原始數(shù)據(jù)同步發(fā)送給RS422測試通信接口和2711高速接口，由RS422測試通信接口將所述陀螺原始數(shù)據(jù)輸出至通用測試設(shè)備；

地檢電路通過2711高速接口接收所述陀螺原始數(shù)據(jù)并進行數(shù)據(jù)完整性性判斷，將判斷結(jié)果傳給通用測試設(shè)備，由通用測試設(shè)備根據(jù)結(jié)果判斷誤碼率，同時對接收的陀螺原始數(shù)據(jù)進行打包保存，數(shù)據(jù)包發(fā)送給專用上位機，專用上位機對數(shù)據(jù)包進行解析后轉(zhuǎn)換成陀螺原始數(shù)據(jù)，將轉(zhuǎn)換的陀螺原始數(shù)據(jù)與RS422測試通信接口輸出的陀螺原始數(shù)據(jù)進行比對，完成串行接口電路的測試評定。