[發明專利]一種時域非線性調頻信號產生方法

有效

• 申請號: 202110737898.0
• 申請日: 2021-06-30
• 公開（公告）號: CN113504513B
• 公開（公告）日: 2023-05-23
• 發明（設計）人: 劉宇;姚琳;楊濤;彭浩
• 申請（專利權）人: 電子科技大學
• 主分類號: G01S7/282
• 分類號: G01S7/282;G01S13/90
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 鄒裕蓉

本發明提供一種時域非線性調頻信號產生方法，包括：確定雷達信號的調頻頻率帶寬范圍以及頻率步進生成頻率控制字查找表；先得到非線性函數的采樣值序列；對采樣值序列進行折線擬合處理，生成采樣值序列的擬合系數序列；對擬合系數序列轉換為二進制得到步進系數二進制序列并輸出至FPGA；FPGA根據步進系數二進制序列生成讀取頻率控制字查找表的地址；根據地址在頻率控制字查找表中查找出對應的頻率控制字至直接數字式頻率合成DDS；DDS根據頻率控制字生成時域非線性調頻信號。本發明實現信號頻率的非線性變化，適用于雷達應用場景。

技術領域

本發明涉及雷達信號產生技術，特別涉及一種基于時域非線性的FPGA+DDS非線性調頻信號產生方法。

背景技術

非線性調頻信號作為雷達發射信號時，在接收端直接進行匹配濾波就可以得到高主副瓣比和較窄主瓣寬度的信號，具有較強的目標識別和抗干擾能力。因此非線性調頻信號的產生，對雷達模擬測試有著重要作用。傳統的非線性調頻方法是通過控制器將信號波形參數從波形存儲器中讀取出來，再傳輸給D/A轉換得到期望的波形。波形存儲庫通常需要采用多級存儲結構，采用非易失性存儲器如flash作為上位機波形數據的臨時存儲器，而采用讀寫速率較快的SDRAM作為波形查找表。存儲空間需求也比較大，否則產生的信號精度很低。若要產生不同參數的波形信號，需要重新產生波形數據并更新到波形存儲庫。控制器需要同時實現與上位機進行指令交互，存儲器的讀寫控制邏輯以及D/A的控制邏輯，因此控制模塊也比較復雜。同時，這種方法要求極高的參考時鐘，在實際的工程中很難滿足。

另一種方法是基于DDS的波形產生方法，只需向DDS配置相應的幅度、相位以及頻率控制字就能產生對應波形。在采用DDS產生非線性調頻時，一種普遍的方法是通過上位機將非線性調頻信號的頻率控制字實時發送到DDS中。雖然實現了非線性頻率信號的輸出，但對于快速跳頻系統，往往頻率切換時間要求達到ns量級。此種方法的非線性頻率控制字的傳送速度顯然不能滿足快速跳頻系統的需求。

發明內容

本發明所要解決的技術問題是，針對傳統非線性調頻D/A轉換法結構復雜與時鐘要求極高以及DDS的直接控頻方法頻率切換時間精度較小的問題，提供一種能快速跳頻的非線性調頻信號的產生方法。

本發明為解上述技術問題所采用的技術方案是，一種時域非線性調頻信號產生方法，包括以下步驟：

1)非線性函數的步進系數二進制序列生成步驟：

1-1)根據精度需求設置非線性曲線的采樣點數，得到非線性函數的采樣值序列；

1-2)對采樣值序列進行折線擬合處理，生成采樣值序列的擬合系數序列；

1-3)對擬合系數序列轉換為二進制得到步進系數二進制序列并輸出至FPGA；

2)FPGA中頻率控制字的非線性讀取方法：

2-1)確定雷達信號的調頻頻率帶寬范圍以及頻率步進生成頻率控制字查找表；

2-2)頻率控制字按頻率由大到小依次存放在FPGA的查找表中，地址大小為0～(設置的頻率點數-1)，FPGA根據步進系數二進制序列生成讀取頻率控制字查找表的地址，其中當二進制序列值為0時地址保持不變，當二進制序列值為1時且非線性函數采樣點間的頻率點數與每個頻率點脈沖個數達到上限時，則根據當前地址加1或者減1操作；初始地址為用戶輸入頻率下限對應的地址；

2-3)根據地址在頻率控制字查找表中查找出對應的頻率控制字至直接數字式頻率合成DDS；

3)DDS根據頻率控制字生成時域非線性調頻信號。