[發明專利]對存儲器進行編程的方法及存儲器

在審

• 申請號: 202110737525.3
• 申請日: 2021-06-30
• 公開（公告）號: CN113571115A
• 公開（公告）日: 2021-10-29
• 發明（設計）人: 郭曉江;湯強;田野;吳真用;杜智超;姜柯;王瑜
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/34
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 孫佳胤;高翠花

本發明提供一種對存儲器進行編程的方法：以第一編程電壓對存儲器進行第一次編程；驗證第一次編程結果；統計第一次編程失敗位數，并以第二編程電壓對存儲器進行第二次編程，第二編程電壓大于第一編程電壓；判斷第一次編程的失敗位數是否小于第一預設值，若否，則驗證第二次編程結果；統計第二次編程的失敗位數，并判斷第二次編程的失敗位數是否小于第二預設值，若否，則再次進行編程，直至失敗位數小于第二預設值，其中，第二預設值小于第一預設值。本發明將第一預設值設置為較大的容值，根據第一次編程的失敗位數是否小于第一預設值而判斷編程是否成功，若成功，則不需要再進行第二次編程結果的驗證，大大縮短了編程時間，且保證存儲器的可靠性。

技術領域

本發明涉及半導體領域，尤其涉及一種對存儲器進行編程的方法及存儲器。

背景技術

對于三維存儲器而言，存儲器編程時間是一個關鍵性能指標。如果可以降低總的編程所采用的脈沖數，就可以降低總的編程時間。對于SLC/MLC/TLC/QLC(單電平單元、多電平單元、三電平單元、四電平單元)等任何一種模式下的三維存儲器，可以使用非常高的編程電壓，用一次/多次脈沖完成編程，但是這會導致快速單元過度編程，致使可靠性退化。

為了保證可靠性，可以用兩次/多次脈沖編程的設置方式，完成編程和驗證過程。但是這就增加了總的編程時間。因此，如何降低編程時間，是現有技術需要解決的問題。

發明內容

本發明所要解決的技術問題是提供一種對存儲器進行編程的方法及存儲器，其能夠大大降低存儲器的編程時間。

為了解決上述問題，本發明提供了一種對存儲器進行編程的方法，其包括如下步驟：

以第一編程電壓對所述存儲器進行第一次編程；

驗證第一次編程結果；

統計第一次編程的失敗位數，并以第二編程電壓對所述存儲器進行第二次編程，所述第二編程電壓大于所述第一編程電壓；

判斷所述第一次編程的失敗位數是否小于第一預設值，若否，則驗證第二次編程結果；

統計第二次編程的失敗位數，并判斷所述第二次編程的失敗位數是否小于第二預設值，若否，則再次進行編程，直至失敗位數小于所述第二預設值，其中，所述第二預設值小于所述第一預設值。

進一步，所述統計第一次編程的失敗位數的步驟中，選擇所述存儲器中的部分頁面進行統計。

進一步，所述統計第一次編程的失敗位數的步驟，與以第二編程電壓對所述存儲器進行第二次編程的步驟，在同一個編程脈沖內實施。

進一步，統計第二次編程的失敗位數，判斷所述第二次編程的失敗位數是否小于第二預設值，若否，則再次進行編程的步驟進一步包括：

(a)判斷編程次數是否小于設定編程次數，若是，則調整編程電壓，進行再次編程；

(b)驗證再次編程的結果；

(c)統計再次編程的失敗位數，并判斷所述再次編程的失敗位數是否小于第二預設值；

若否，則重復上述步驟(a)～(c)，直至失敗位數小于所述第二預設值。

進一步，所述編程電壓隨著編程次數的增加而遞增。

進一步，判斷所述第一次編程的失敗位數是否小于第一預設值的步驟中，若所述第一次編程的失敗位數小于所述第一預設值，則結束編程。

進一步，統計第二次編程的失敗位數，并判斷所述第二次編程的失敗位數是否小于第二預設值的步驟中，若所述第二次編程的失敗位數小于所述第二預設值，則結束編程。

進一步，所述存儲器為非易失性存儲器。