[發明專利]半導體結構及其制造方法

在審

• 申請號: 202110733420.0
• 申請日: 2021-06-15
• 公開（公告）號: CN113539873A
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 金雅琴;林崇榮;林本堅;王建評;王紹華;張俊霖;陳立銳
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L23/544
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種制造半導體結構的方法，包括：

將第一電壓施加至測試晶圓中的半導體檢測器的檢測器單元的第一晶體管的源極，并且將第二電壓施加至所述檢測器單元的所述第一晶體管的柵極和第二晶體管的漏極，其中，所述第一晶體管串聯耦接至所述第二晶體管，并且所述第一電壓高于所述第二電壓；

對所述半導體檢測器的所述檢測器單元執行預曝光讀取操作；

在施加所述第一電壓和所述第二電壓之后，將曝光裝置的光投射到所述檢測器單元的所述第二晶體管的柵極；

對所述半導體檢測器的所述檢測器單元執行曝光后讀取操作；

將所述預曝光讀取操作與所述曝光后讀取操作的數據進行比較；以及

基于所述預曝光讀取操作和所述曝光后讀取操作的比較的數據調整所述光的強度。

2.根據權利要求1所述的方法，其中，在將所述曝光裝置的光照射到所述檢測器單元的所述第二晶體管的所述柵極期間，不向所述第一晶體管和所述第二晶體管施加功率。

3.根據權利要求1所述的方法，還包括在將所述第一電壓施加至所述第一晶體管的所述源極期間，將所述第一電壓施加至所述第一晶體管和所述第二晶體管的溝道。

4.根據權利要求1所述的方法，其中，所述第二電壓是接地電壓。

5.根據權利要求1所述的方法，其中，施加所述第一電壓和所述第二電壓，使得所述第二晶體管的所述柵極的電子處于飽和狀態。

6.根據權利要求1所述的方法，其中，執行所述預曝光讀取操作包括：

將所述第一晶體管的所述柵極充電至所述第二電壓；以及

將所述第一晶體管的所述源極充電至高于所述第二電壓的第三電壓。

7.根據權利要求6所述的方法，其中，執行所述預曝光讀取操作還包括：

將所述第二晶體管的所述漏極充電至高于所述第二電壓并且低于所述第三電壓的變化的測試電壓；以及

在所述變化的測試電壓下從所述第二晶體管的所述漏極讀取電流。

8.根據權利要求1所述的方法，還包括在調整所述光的強度之后通過使用所述光來曝光產品晶圓。

9.一種制造半導體結構的方法，包括：

提供包括半導體檢測器的測試晶圓，其中，所述半導體檢測器包括串聯耦接的第一晶體管和第二晶體管，并且所述第二晶體管的柵極是浮置柵極；

對所述半導體檢測器執行預曝光讀取操作；

將電子束(e束)撞擊在所述半導體檢測器的所述第二晶體管的所述柵極上；

對所述半導體檢測器執行曝光后讀取操作；以及

根據所述預曝光讀取操作的數據和所述曝光后讀取操作的數據調整所述電子束的束分布。

10.一種半導體結構，包括：

襯底，具有感測區域和外周區域；

半導體檢測器，位于所述襯底的所述感測區域上，所述半導體檢測器包括：

第一檢測器單元、第二檢測器單元和第三檢測器單元，所述第一檢測器單元、所述第二檢測器單元、所述第三檢測器單元中的每個包括串聯連接的第一晶體管和第二晶體管，其中，所述第二晶體管的柵極是浮置柵極；

外周電路，位于所述襯底的所述外周區域上，并且耦接至所述半導體檢測器；以及

多層互連結構，位于所述襯底上方，其中，位于所述外周電路正上方的所述多層互連結構的金屬化層的第一數量大于位于所述半導體檢測器正上方的所述多層互連結構的金屬化層的第二數量。