[發明專利]存儲體地址映射裝置、方法及電子設備

在審

• 申請號: 202110730386.1
• 申請日: 2021-06-29
• 公開（公告）號: CN113312277A
• 公開（公告）日: 2021-08-27
• 發明（設計）人: 谷興杰;朱旭濤;牛長富
• 申請（專利權）人: 合肥憶芯電子科技有限公司
• 主分類號: G06F12/06
• 分類號: G06F12/06
• 代理公司: 北京卓特專利代理事務所(普通合伙) 11572
• 代理人: 段旺

提供了存儲體地址映射裝置、方法及電子設備。所提供的存儲體地址映射裝置包括：接口模塊、哈希鍵寄存器以及邏輯運算模塊；其中，接口模塊與邏輯運算模塊耦合，獲取待映射的地址；邏輯運算模塊與哈希鍵寄存器耦合；邏輯運算模塊，將地址的第一多個比特分別與由哈希鍵寄存器所指定的多個第二比特序列的每個第二比特序列的每個比特相與得到多個計算結果，計算每個計算結果中指定值的個數，用1比特表示所述個數得到多個第一結果比特，其中，第一多個比特和第二比特序列中的比特數目相同，多個第一結果比特作為從所述地址映射得到的存儲體地址。

技術領域

本申請涉及集成電路芯片技術，尤其涉及將訪問存儲器的請求映射到多個存儲體(Bank)的存儲體地址映射裝置、其方法及包括該存儲體地址映射裝置的電子設備。

背景技術

存儲器訪問是數字集成電路的重要組成部分。大規模集成電路芯片通常包括存儲控制器，用于訪問SRAM(StaticRandomAccessMemory，靜態隨機訪問存儲器)或DRAM(Dynamic Random Access Memory，動態隨機訪問存儲器)。存儲控制器用于處理對存儲器(SRAM或DRAM)的訪問，通常作為從設備耦合到總線。主設備通過總線經由存儲控制器訪問例如DRAM的存儲器。常見的DRAM類型有SDRAM、DDR SDRAM以及DDR2 SDRAM等。

參見圖1，通過訪問請求(如讀命令或寫命令)訪問DRAM時，在多數應用中，通常需要將訪問請求提供給存儲器控制器，然后存儲器控制器將訪問請求轉換為諸如DDR2的存儲器訪問協議的存儲器訪問命令，以對DRAM進行控制。例如，DRAM包括2或8個存儲體(BANK)。存儲器控制器用于訪問DRAM的地址包括例如2部分，存儲體地址與存儲體內地址。存儲體地址用于尋址存儲器。例如，通過3比特存儲體地址確定由8個存儲體的哪個響應存儲器訪問命令。存儲體內地址用于尋址存儲體內的存儲空間。

為了提高存儲容量與帶寬，DRAM通過包括多個存儲體(Bank)。對DRAM的訪問請求平均分布到DRAM的所有存儲體時，DRAM實現最大的帶寬。然而，訪問哪個存儲體依賴于訪問存儲器的地址，進而依賴于應用程序所使用的數據的分布與對數據的使用方式。

發明內容

訪問請求所攜帶的地址信息具有多種類型，例如，地址信息包括例如一個連續的地址空間或隨機訪問的地址。作為舉例，若訪問請求所攜帶的操作地址信息包括連續的地址空間的地址，通常，對于連續的地址空間的訪問會映射到同一個存儲體內的連續地址空間空間地址。對于DRAM的某個地址進行讀寫時，必須先激活地址所在的行(row)，而一個存儲體只能同時有一行(row)處于激活狀態，而要訪問存儲體的另一行(row)時，必須關閉原激活的行(row)，然后才能激活將要訪問的行(row)。在訪問存儲體內的連續地址空間時，可能跨越多個行(row)，并需要多次行(row)激活與關閉操作。行(row)激活或關閉的動作過多，導致降低了訪問DRAM的效率。

根據本申請的實施例，對DRAM的訪問請求的地址進行映射。將例如對連續的地址空間的訪問請求映射到多個存儲體(Bank)，使得這些存儲體(Bank)共同服務訪問請求，從而對多個行(row)的激活或關閉操作因分布于多個存儲器，從而可以并發執行，進而隱藏了多個行(row)的激活或關閉操作的時間，并且通過多個存儲器(Bank)的并行訪問，進一步降低了處理連續的地址空間訪問請求的時間。為了便于將一個訪問請求映射到多個存儲體(Bank)，采用標準的或統一的形式對訪問請求所訪問的地址進行映射。為了簡單的目的，下文將采用標準的或統一的形式對訪問請求所攜帶的地址進行映射的設備稱為“存儲體地址映射裝置”，該存儲體地址映射裝置是例如獨立于存儲器控制器的設備或者集成于存儲器控制器。