[發明專利]一種具有ECC功能的總線橋裝置

在審

• 申請號: 202110726289.5
• 申請日: 2021-06-29
• 公開（公告）號: CN113495862A
• 公開（公告）日: 2021-10-12
• 發明（設計）人: 孫中琳;師開偉
• 申請（專利權）人: 山東華芯半導體有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F11/10
• 代理公司: 濟南泉城專利商標事務所 37218
• 代理人: 趙玉鳳

本發明公開一種具有ECC功能的總線橋裝置，包括指令處理模塊、WD通道和RD通道。WD通道包括ECC編碼模塊和寫操作ECC碼緩存模塊，ECC編碼模塊把輸入數據進行編碼，輸出包括正常數據和ECC碼，寫操作ECC碼緩存模塊負責將ECC碼及對應地址進行緩存。RD通道包括ECC解碼模塊和讀操作ECC碼緩存模塊，ECC解碼模塊把輸入數據和ECC碼進行校驗，輸出包括正常數據和校驗位，讀操作ECC碼緩存模塊負責將ECC碼及對應地址進行緩存。本發明在總線傳輸過程中實現ECC保護，實現對總線過往數據流的ECC保護，擺脫了對終端控制線的需求限制。

技術領域

本發明涉及總線數據傳輸技術領域，具體是一種具有ECC功能的總線橋裝置。

背景技術

ECC（Error Correcting Code）是一種能夠實現“錯誤檢查和糾正”的技術，在奇偶校驗的基礎上發展而來，在NAND閃存和高可靠性內存上得到廣泛應用。

AHB總線和AXI總線都是AMBA總線規范的重要組成部分，其中AHB總線是AMBA總線規范2.0的重要組成部分，因為分塊處理、單周期總線主機移交、單時鐘沿操作、流水線操作、更寬的數據總線架構、支持多個總線主從設備的特性，成為IP開發商和SOC系統集成者最為青睞的工業標準片上結構，在高性能模塊(如 CPU、DMA 和 DSP 等)之間的廣泛使用。AHB 系統由主模塊、從模塊和基礎結構(Infrastructure)3部分組成，AHB主機是系統中所有行為的發起者，從機是系統中所有操作的實際執行者。

AXI總線是AMBA3.0協議中最重要的部分，是一種面向高性能、高帶寬、低延遲的片內總線。它的地址/控制和數據相位是分離的，支持不對齊的數據傳輸，同時在突發傳輸中，只需要首地址，同時分離的讀寫地址通道、并支持顯著傳輸訪問和亂序訪問。AXI是AMBA中一個新的高性能協議。AXI技術豐富了現有的AMBA標準內容，滿足超高性能和復雜的片上系統（SoC）設計的需求。

目前，以AHB協議、AXI協議為基礎的SOC系統設計，對于高可靠性的數據傳輸需求，普遍在傳輸的終端進行ECC保護，特別是對內存或閃存等，均在響應控制器上實現相應功能，給系統設計和使用帶來較大限制。

發明內容

針對現有技術的缺陷，本發明提供一種具有ECC功能的總線橋裝置，在總線傳輸過程中實現ECC保護，實現對總線過往數據流的ECC保護，擺脫了對終端控制線的需求限制。

為了解決所述技術問題，本發明采用的技術方案是：一種具有ECC功能的總線橋裝置，包括指令處理模塊、WD通道和RD通道；

WD通道包括ECC編碼模塊和寫操作ECC碼緩存模塊，ECC編碼模塊把輸入數據進行編碼，輸出包括正常數據和ECC碼，寫操作ECC碼緩存模塊負責將ECC碼及對應地址進行緩存；指令處理模塊接收到寫指令時，寫數據進入ECC編碼模塊進行ECC編碼，正常數據發出，ECC碼暫存于寫操作ECC碼緩存模塊，待數據發送完畢后，啟動ECC寫操作，將ECC碼寫到對應的地址空間內，完成本次的寫操作；

RD通道包括ECC解碼模塊和讀操作ECC碼緩存模塊，ECC解碼模塊把輸入數據和ECC碼進行校驗，輸出包括正常數據和校驗位，讀操作ECC碼緩存模塊負責將ECC碼及對應地址進行緩存；指令處理模塊接收到讀指令時，生成并發出讀ECC指令，將收到的ECC碼存放于讀操作ECC碼緩存模塊，ECC碼收取完畢后讀指令正常發出，讀回的數據與暫存的ECC碼一起進入ECC解碼模塊進行校驗，校驗后讀回的正常數據返回給上端的AXI總線，校驗錯誤RRESP回復錯誤響應或置錯誤標示位。