[發明專利]一種控制板異構冗余的懸浮控制器

在審

• 申請號: 202110725784.4
• 申請日: 2021-06-29
• 公開（公告）號: CN113335072A
• 公開（公告）日: 2021-09-03
• 發明（設計）人: 徐俊起;陳琛;榮立軍;林國斌;孫友剛
• 申請（專利權）人: 同濟大學
• 主分類號: B60L13/06
• 分類號: B60L13/06;G05B19/042;G05B9/03
• 代理公司: 上海科盛知識產權代理有限公司 31225
• 代理人: 蔡彭君

1.一種控制板異構冗余的懸浮控制器，連接磁浮列車的傳感器(1)和電磁鐵(2)，其特征在于，包括：第一控制板(3)、第二控制板(4)、主控板(5)和電源；

第一控制板(3)上設有第一信號輸入接口、第一控制量輸出接口和生命信號發送接口，第一信號輸入接口連接磁浮列車的傳感器(1)，第一控制量輸出接口連接主控板(5)；

第二控制板(4)上設有第二信號輸入接口、第二控制量輸出接口、生命信號接收接口和切換使能信號輸出接口，第二信號輸入接口連接磁浮列車的傳感器(1)，第二控制量輸出接口和切換使能信號輸出接口連接主控板(5)，生命信號接收接口連接生命信號發送接口；

主控板(5)包括接收模塊(501)和驅動模塊(502)，接收模塊(501)連接第一控制量輸出接口、第二控制量輸出接口和切換使能信號輸出接口，驅動模塊(502)連接電磁鐵(2)和接收模塊(501)，用于輸出控制電流至電磁鐵(2)；

電源連接所述第一控制板(3)、第二控制板(4)和主控板(5)，為所述第一控制板(3)、第二控制板(4)和主控板(5)供電。

2.根據權利要求1所述的一種控制板異構冗余的懸浮控制器，其特征在于，所述第一控制板(3)包括第一FPGA芯片(301)和DSP芯片(302)，所述第一FPGA芯片(301)上設有第一信號輸入接口和第一控制量輸出接口，DSP芯片(302)與第一FPGA芯片(301)連接，主控板(5)輸出的控制電流通過第一反饋線路發送至DSP芯片(302)，所述DSP芯片(302)上設有生命信號發送接口。

3.根據權利要求2所述的一種控制板異構冗余的懸浮控制器，其特征在于，所述第一FPGA芯片(301)中包括信號接收電路、信號傳遞電路和信號處理電路，所述DSP芯片(302)中包括控制量計算模塊、以太網/CAN網通訊模塊和生命信號發送模塊。

4.根據權利要求1所述的一種控制板異構冗余的懸浮控制器，其特征在于，所述第二控制板(4)包括第二FPGA芯片(401)和ARM芯片(402)，所述第二FPGA芯片(401)上設有第二信號輸入接口和第二控制量輸出接口，主控板(5)輸出的控制電流通過第二反饋線路發送至第二FPGA芯片(401)，ARM芯片(402)與第二FPGA芯片(401)連接，所述ARM芯片(402)上設有生命信號接收接口和切換使能信號輸出接口。

5.根據權利要求4所述的一種控制板異構冗余的懸浮控制器，其特征在于，所述第二FPGA芯片(401)中包括信號接收電路、信號傳遞電路、信號處理電路和控制量計算模塊，所述ARM芯片(402)中包括以太網/CAN網通訊模塊、生命信號接收模塊和切換使能信號輸出模塊。

6.根據權利要求1所述的一種控制板異構冗余的懸浮控制器，其特征在于，所述接收模塊(501)為第三FPGA芯片，第三FPGA芯片內配置有二選一切換電路，所述二選一切換電路的數據輸入為第一控制量輸出接口輸出的控制量和第二控制量輸出接口輸出的控制量，所述二選一切換電路的信號輸入為切換使能信號輸出接口輸出的切換使能信號，所述二選一切換電路的數據輸出為第一控制量輸出接口輸出的控制量或第二控制量輸出接口輸出的控制量。

7.根據權利要求6所述的一種控制板異構冗余的懸浮控制器，其特征在于，所述懸浮控制器還包括砸軌信號采集模塊，所述砸軌信號采集模塊與第三FPGA芯片連接，向第三FPGA芯片發送砸軌持續周期數據，二選一切換電路的信號輸入還包括所述砸軌持續周期數據。

8.根據權利要求1所述的一種控制板異構冗余的懸浮控制器，其特征在于，所述驅動模塊(502)包括H型斬波電路、支撐電容、充放電電路和IGBT，所述接收模塊(501)發送PWM波至驅動模塊(502)。