[發明專利]仿真系統以及存儲、讀取仿真數據的方法

有效

• 申請號: 202110722201.2
• 申請日: 2021-06-28
• 公開（公告）號: CN113377597B
• 公開（公告）日: 2022-08-23
• 發明（設計）人: 張玉田
• 申請（專利權）人: 芯華章科技股份有限公司
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 湯陳龍

1.一種仿真系統，包括：

與主機通信連接的多個硬件仿真器，所述多個硬件仿真器包括第一硬件仿真器和第二硬件仿真器；以及

分別與所述主機和所述多個硬件仿真器通信連接的存儲系統，其中，

所述第一硬件仿真器被配置為：從所述主機獲取設計的第一模塊，對所述第一模塊進行硬件仿真，以得到第一仿真數據，將所述第一仿真數據傳輸到所述存儲系統；

所述第二硬件仿真器被配置為：從所述主機獲取設計的第二模塊，對所述第二模塊進行硬件仿真，以得到第二仿真數據，將所述第二仿真數據傳輸到所述存儲系統；

所述存儲系統被配置為：接收所述第一仿真數據和所述第二仿真數據，以及將所述第一仿真數據和所述第二仿真數據存儲到所述存儲系統中的第一存儲單元，其中，

所述第一硬件仿真器包括第二存儲單元；所述第一硬件仿真器進一步被配置為：響應于所述第二存儲單元的數據存儲量達到預定條件，將所述第一仿真數據傳輸到所述存儲系統；獲取主機傳輸的數據讀取指令，所述數據讀取指令用于讀取所述第一硬件仿真器的仿真數據；以及響應于所述數據讀取指令，向所述存儲系統傳輸命令；

所述存儲系統進一步被配置為：響應于所述命令，至少將所述第一存儲單元中存儲的第一仿真數據傳輸給所述主機；

所述第一硬件仿真器仿真所述第一模塊還得到第三仿真數據，所述第三仿真數據存儲于所述第二存儲單元，所述第二存儲單元還存儲所述第一模塊，其中，

所述第一硬件仿真器進一步被配置為：響應于所述數據讀取指令，將所述第二存儲單元存儲的第三仿真數據傳輸給所述存儲系統；

所述存儲系統進一步被配置為：響應于所述命令，整合所述第一仿真數據與所述第三仿真數據，將整合后的仿真數據傳輸給所述主機，

所述預定條件是所述第二存儲單元的剩余數據容量小于所述第一仿真數據的數據量。

2.根據權利要求1所述的仿真系統，其中，所述第一存儲單元包括多個存儲分區，所述多個存儲分區包括第一存儲分區和第二存儲分區；

所述存儲系統進一步被配置為：將所述第一仿真數據存儲到所述第一存儲分區，將所述第二仿真數據存儲到第二存儲分區。

3.根據權利要求1所述的仿真系統，其中，

所述第一硬件仿真器進一步被配置為：確定所述第一硬件仿真器的剩余存儲容量；響應于所述第一硬件仿真器的剩余存儲容量越大，仿真所述第一模塊產生的第一仿真數據的數據量預估越大。

4.根據權利要求1所述的仿真系統，其中，所述第一硬件仿真器進一步被配置為：響應于所述數據讀取指令，將所述第二存儲單元存儲的第三仿真數據傳輸給所述主機；

所述主機被配置為：接收所述存儲系統傳輸的所述第一仿真數據，以及所述第一硬件仿真器傳輸的第三仿真數據，整合所述第一仿真數據與所述第三仿真數據。

5.根據權利要求1所述仿真系統，其中，所述硬件仿真器包括FPGA，所述存儲系統包括FPGA和PCIE接口；所述硬件仿真器與所述存儲系統通過FPGA間通信，進行數據傳輸；所述存儲系統與所述主機通過PCIE接口進行數據傳輸。