[發(fā)明專利]深度學(xué)習(xí)計(jì)算方法、裝置、芯片及介質(zhì)

有效

• 申請?zhí)枺?/td>: 202110710157.3
• 申請日: 2021-06-25
• 公開（公告）號: CN113326137B
• 公開（公告）日: 2022-07-12
• 發(fā)明（設(shè)計(jì)）人: 方智毅;丁圣閣;賈明橋;程偉;王皓;陶芝偉
• 申請（專利權(quán)）人: 上海燧原科技有限公司
• 主分類號: G06F9/50
• 分類號: G06F9/50;G06N20/00
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 初春

本發(fā)明實(shí)施例公開了一種深度學(xué)習(xí)計(jì)算方法、裝置、芯片及介質(zhì)。該方法包括：獲取初始計(jì)算圖；根據(jù)所述初始計(jì)算圖生成重構(gòu)計(jì)算圖；其中，所述重構(gòu)計(jì)算圖中包括多個(gè)計(jì)算節(jié)點(diǎn)組，不同的計(jì)算節(jié)點(diǎn)組對應(yīng)的執(zhí)行設(shè)備為所述芯片內(nèi)不同的計(jì)算集群；通過所述芯片內(nèi)的多個(gè)計(jì)算集群處理所述重構(gòu)計(jì)算圖。上述技術(shù)方案實(shí)現(xiàn)了芯片內(nèi)的分布式計(jì)算，充分利用了芯片內(nèi)各計(jì)算集群的計(jì)算性能和存儲性能，提高了芯片對初始計(jì)算圖的處理效率。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及計(jì)算機(jī)技術(shù)領(lǐng)域，尤其涉及一種深度學(xué)習(xí)計(jì)算方法、裝置、芯片及介質(zhì)。

背景技術(shù)

隨著深度學(xué)習(xí)的發(fā)展，深度學(xué)習(xí)模型可以在多個(gè)計(jì)算設(shè)備上進(jìn)行訓(xùn)練或推理，實(shí)現(xiàn)了計(jì)算設(shè)備間的分布式深度學(xué)習(xí)計(jì)算。

目前，現(xiàn)有的ASIC(Application Specific Integrated Circuit，專用集成電路)芯片和計(jì)算框架(如TensorFlow或pytorch)不支持芯片內(nèi)分布式深度學(xué)習(xí)計(jì)算，包括訓(xùn)練和推理，無法充分發(fā)揮芯片的計(jì)算性能。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供了一種深度學(xué)習(xí)計(jì)算方法、裝置、芯片及介質(zhì)，以實(shí)現(xiàn)芯片內(nèi)分布式深度學(xué)習(xí)計(jì)算，充分利用芯片的計(jì)算性能和存儲性能。

第一方面，本發(fā)明實(shí)施例提供了一種深度學(xué)習(xí)計(jì)算方法，應(yīng)用于芯片中，包括：

獲取初始計(jì)算圖；

根據(jù)所述初始計(jì)算圖生成重構(gòu)計(jì)算圖；其中，所述重構(gòu)計(jì)算圖中包括多個(gè)計(jì)算節(jié)點(diǎn)組，不同的計(jì)算節(jié)點(diǎn)組對應(yīng)的執(zhí)行設(shè)備為所述芯片內(nèi)不同的計(jì)算集群；

通過所述芯片內(nèi)的多個(gè)計(jì)算集群處理所述重構(gòu)計(jì)算圖。

第二方面，本發(fā)明實(shí)施例還提供了一種深度學(xué)習(xí)計(jì)算裝置，應(yīng)用于芯片中，包括：

初始計(jì)算圖獲取模塊，用于獲取初始計(jì)算圖；

重構(gòu)計(jì)算圖生成模塊，用于根據(jù)所述初始計(jì)算圖生成重構(gòu)計(jì)算圖；其中，所述重構(gòu)計(jì)算圖中包括多個(gè)計(jì)算節(jié)點(diǎn)組，不同的計(jì)算節(jié)點(diǎn)組對應(yīng)的執(zhí)行設(shè)備為所述芯片內(nèi)不同的計(jì)算集群；

重構(gòu)計(jì)算圖處理模塊，用于通過所述芯片內(nèi)的多個(gè)計(jì)算集群處理所述重構(gòu)計(jì)算圖。

第三方面，本發(fā)明實(shí)施例還提供了一種芯片，包括存儲器、處理器及存儲在存儲器上并可在處理器上運(yùn)行的計(jì)算機(jī)程序所述處理器執(zhí)行所述程序時(shí)實(shí)現(xiàn)如本發(fā)明任意實(shí)施例中所述的深度學(xué)習(xí)計(jì)算方法。

第四方面，本發(fā)明實(shí)施例還提供了一種計(jì)算機(jī)可讀存儲介質(zhì)，其上存儲有計(jì)算機(jī)程序，該程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)如本發(fā)明任意實(shí)施例中所述的深度學(xué)習(xí)計(jì)算方法。

本發(fā)明實(shí)施例提供的技術(shù)方案，在芯片獲取到初始計(jì)算圖時(shí)，對所述初始計(jì)算圖進(jìn)行重構(gòu)，使重構(gòu)計(jì)算圖中不同的計(jì)算節(jié)點(diǎn)組的執(zhí)行設(shè)備分別為芯片內(nèi)不同的計(jì)算集群，進(jìn)而通過芯片內(nèi)的多個(gè)計(jì)算集群處理所述重構(gòu)計(jì)算圖，以此實(shí)現(xiàn)了芯片內(nèi)的分布式計(jì)算，充分利用了芯片內(nèi)各計(jì)算集群的計(jì)算性能和存儲性能，提高了芯片對初始計(jì)算圖的處理效率。

附圖說明

圖1是本發(fā)明實(shí)施例一中的一種深度學(xué)習(xí)計(jì)算方法的流程圖；

圖2是本發(fā)明實(shí)施例二中的一種深度學(xué)習(xí)計(jì)算方法的流程圖；

圖3是本發(fā)明實(shí)施例二中的一種與數(shù)據(jù)輸入節(jié)點(diǎn)對應(yīng)的輸入子圖結(jié)構(gòu)的重構(gòu)示意圖；

圖4是本發(fā)明實(shí)施例二中的一種與數(shù)據(jù)輸入節(jié)點(diǎn)對應(yīng)的輸入子圖結(jié)構(gòu)的重構(gòu)示意圖；

圖5是本發(fā)明實(shí)施例三中的一種深度學(xué)習(xí)計(jì)算方法的流程圖；

圖6是本發(fā)明實(shí)施例三中的一種初始計(jì)算圖的示意圖；

圖7是本發(fā)明實(shí)施例三中的一種重構(gòu)計(jì)算圖的示意圖；