[發明專利]一種基于BIST結構和自振蕩環的電路老化測試方法

在審

• 申請號: 202110709822.7
• 申請日: 2021-06-25
• 公開（公告）號: CN113391193A
• 公開（公告）日: 2021-09-14
• 發明（設計）人: 梁華國;馬俊祥;肖遠;李丹青;蔣翠云;易茂祥;魯迎春;黃正峰
• 申請（專利權）人: 合肥工業大學
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 安徽省合肥新安專利代理有限責任公司 34101
• 代理人: 陸麗莉;何梅生

本發明公開了一種基于BIST結構和自振蕩環的電路老化測試方法，包括：1、根據靜態時序分析、強相關性和扇出過濾方法選擇出代表性的關鍵路徑集；2、針對每條代表性關鍵路徑上的“邏輯門”進行分析，將第一個門替換為同類型的且增加一個輸入引腳的門，在所增加的引腳上連接旁路多選器將代表性關鍵路徑連接成環路，并確定每個“邏輯門”的非控制引腳值，以配置為自振蕩環；3、利用固定型故障測試向量生成方法生成老化測試向量，敏化關鍵路徑；4、敏化關鍵路徑后，禁止系統時鐘，使用片外定時器設定振蕩時間，同時控制自振蕩環開始振蕩；5、基于BIST結構設計異步計數器，并計算電路延時，評估電路老化程度。

技術領域

本發明涉及集成電路測試技術和可靠性技術，特別在超大規模集成電路的老化預測和防護方面。

背景技術

隨著集成電路工藝尺寸的縮小，極大地提高了電路性能和集成度。然而，芯片在高溫、高壓等特殊的環境長期帶負載運行，會降低芯片性能，導致芯片的老化問題日益嚴重，最終可能引發芯片故障。尤其在安全關鍵領域，自動駕駛和衛星系統等快速發展，安全可靠的芯片設計作為支撐至關重要，芯片老化問題已經成為集成電路中越來越具有挑戰性的問題。

在先進工藝條件下，芯片面臨的老化問題越來越嚴重。負偏置溫度不穩定效應(NBTI)、熱載流子效應(HCI)、電遷移效應(EM)和隨時間變化的介電擊穿效應(TDDB)等機制增加了晶體管閾值電壓，降低了載流子遷移率，導致MOS管延時增加，造成芯片發生老化。其中，NBTI效應變得越來越嚴重，已經成為造成老化問題的主導機制，據統計，經過10年老化，NBTI效應導致芯片性能退化20％左右。同時，工作環境如溫度，電壓，占空比和工藝變化加劇芯片的老化過程，加快了老化引發電路故障的時間，可能造成更大的危險。關于該問題的現有解決方法主要有：基于老化傳感器的在線監測和基于機器學習的老化預測兩種。

基于老化傳感器的監測方法，原理是在關鍵路徑中點或者關鍵路徑端點處插入監測器，同時在時鐘上升沿之前設置一定閾值的監測窗口，如果檢測到延遲到達的數據落在窗口內，則表示電路在一段時間之后延時大于時鐘周期會發生時序違規，此時電路還在正常工作。監測技術均會不同程度增大面積開銷和功耗開銷，或者改變最初電路結構，對電路性能造成一定的影響。同時老化對電路的影響過程是緩慢進行的，在長時間的運行中才能提取到延時變化，基于監測器的方法可以粗粒度監測老化趨勢，難以做到精確評估電路老化程度。

基于機器學習的方法是另一種得到廣泛研究的技術。通過采集不同操作條件下參數，有效的預測芯片的老化程度，評估可能引發的故障。訓練樣本由工作條件參數(溫度，電壓，占空比，負載等等)和老化指標(延時，頻率等)組成。基于機器學習的方法充滿了很大的挑戰，檢測的操作條件參數均在動態變化，同時提取動態的條件參數值非常困難，目前在非動態條件下提取到的參數值建立的預測模型存在很大的偏差。

發明內容

本發明為了克服已有老化測試方法中硬件開銷大，測試不精確，同時硬件結構影響關鍵路徑時序的問題，提供一種基于BIST結構和自振蕩環的電路老化測試方法，以期能夠以較低的硬件開銷精確測試電路老化程度，同時不會影響關鍵路徑時序和電路性能，為評估電路性能和使用壽命提供準確的依據，提高老化檢測的可靠性。

本發明為達到上述目的所采用的技術方案是：

本發明一種基于BIST結構和自振蕩環的電路老化測試方法的特點是按如下步驟進行：

步驟1、從待測電路中選出代表性關鍵路徑：

步驟1.1、利用靜態時序分析工具對待測電路的時序進行分析，選出路徑時序余量小于時鐘周期的m的路徑加入初始路徑集N₀中，m表示時序余量所占時鐘周期的比例；

步驟1.2、利用強相關性過濾方法對初始路徑集N₀的路徑進行篩選，去除門單元結構相同以及門單元數量相同或相差一個的冗余路徑，從而得到篩選后的路徑集N’₀；