[發(fā)明專利]半導體器件、器件和封裝

在審

• 申請?zhí)枺?/td>: 202110709426.4
• 申請日: 2021-06-25
• 公開（公告）號: CN113851448A
• 公開（公告）日: 2021-12-28
• 發(fā)明（設計）人: 金恩知;白承祐;金炳圭;樸相俊;趙星東
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/48;H01L25/18
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王新華

本公開提供半導體器件、器件和封裝。該器件包括：基板；在基板上的外圍電路和第一接合焊盤；圍繞第一接合焊盤的側表面的第一絕緣結構；接觸第一接合焊盤的第二接合焊盤；在第一絕緣結構上的第二絕緣結構；在第二絕緣結構上的鈍化層；上絕緣結構，在鈍化層和第二絕緣結構之間；阻擋蓋層，在上絕緣結構和鈍化層之間；導電圖案，在上絕緣結構中彼此間隔開；第一圖案結構，在上絕緣結構和第二絕緣結構之間；堆疊結構，在第二絕緣結構和第一圖案結構之間，并包括柵極層；以及垂直結構，穿過堆疊結構并包括數(shù)據存儲結構和溝道層。

技術領域

一些示例實施方式涉及包括具有外圍電路的第一結構和具有柵極層的第二結構的器件。

背景技術

由于對更高集成的需求，能夠存儲數(shù)據的器件需要在減小器件的體積的同時保持高容量的數(shù)據處理。作為提高這樣的器件的集成度的方法，已經提出其中結構使用晶片鍵合方法(wafer bonding method)來接合的半導體器件。

發(fā)明內容

一些示例實施方式提供一種能夠提高其集成度的器件。

一些示例實施方式提供一種能夠提高其可靠性的器件。

一些示例實施方式提供一種半導體器件。該半導體器件包括：基板；在基板上的外圍電路和第一接合焊盤；第一絕緣結構，在基板上并圍繞第一接合焊盤的側表面；第二接合焊盤，接觸第一接合焊盤；第二絕緣結構，在第一絕緣結構上并圍繞第二接合焊盤的側表面；在第二絕緣結構上的鈍化層；在鈍化層和第二絕緣結構之間的上絕緣結構；阻擋蓋層，在上絕緣結構和鈍化層之間，并包括與上絕緣結構的材料和鈍化層的材料不同的材料；導電圖案，在上絕緣結構中彼此間隔開；第一圖案結構，在上絕緣結構和第二絕緣結構之間；堆疊結構，在第二絕緣結構和第一圖案結構之間，并包括在垂直方向上彼此間隔開的柵極層；以及在垂直方向上穿過堆疊結構的垂直結構，該垂直結構包括數(shù)據存儲結構和溝道層。

一些示例實施方式提供一種器件。該器件包括：基板；在基板上的外圍電路和第一接合焊盤；第一絕緣結構，在基板上并圍繞第一接合焊盤的側表面；第二接合焊盤，接觸第一接合焊盤；第二絕緣結構，在第一絕緣結構上并圍繞第二接合焊盤的側表面；在第二絕緣結構上的鈍化層；上絕緣結構，在鈍化層和第一絕緣結構之間；圖案結構，在上絕緣結構和第二絕緣結構之間；第一導電圖案和第二導電圖案，在上絕緣結構中并在垂直方向上與圖案結構重疊；輸入輸出導電圖案，在上絕緣結構中并在垂直方向上不與圖案結構重疊；輸入輸出焊盤開口，穿過鈍化層，延伸到上絕緣結構中，并暴露輸入輸出導電圖案的一部分；在第二絕緣結構和圖案結構之間的堆疊結構，該堆疊結構包括在垂直方向上彼此間隔開的柵極層；以及在垂直方向上穿過堆疊結構的垂直結構，該垂直結構包括溝道層和數(shù)據存儲層。

一些示例實施方式提供一種封裝。該封裝包括：封裝基底；在封裝基底上的多個半導體芯片，所述多個半導體芯片在垂直方向上彼此間隔開；以及連接結構，電連接所述多個半導體芯片和封裝基底，其中所述多個半導體芯片中的至少一個包括所述器件。