[發明專利]一種半導體結構及其制備方法

在審

• 申請號: 202110709349.2
• 申請日: 2021-06-25
• 公開（公告）號: CN113421853A
• 公開（公告）日: 2021-09-21
• 發明（設計）人: 顏丙杰
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 北京英思普睿知識產權代理有限公司 16018
• 代理人: 劉瑩;聶國斌

本申請提供了一種半導體結構及其制備方法。制備半導體結構的方法包括：刻蝕半導體襯底以形成多個分立的初始鰭部，所述初始鰭部包括分立的第一初始鰭部和第二初始鰭部；形成隔離結構，以覆蓋半導體襯底并暴露出初始鰭部中第一初始鰭部的頂面，且隔離結構的上表面高出第一初始鰭部的頂面預定高度；以及在第一初始鰭部的頂面形成外延層。根據該制備方法，通過在部分初始鰭部上形成外延層可使具有不同鰭部高度的鰭式場效應晶體管集成在一個芯片上，并有利于根據實際需要調整該芯片的電路性能。

技術領域

本申請涉及半導體技術領域，更具體地，涉及一種半導體結構及其制備方法。

背景技術

隨著半導體工藝技術的不斷發展，工藝節點逐漸減小，常規的MOS場效應管的結構已經無法滿足對器件性能的需求，鰭式場效應管(Fin Field-Effect Transistor，FINFET)作為常規器件的替代得到了廣泛應用。

然而，盡管鰭式場效應管相對于常規的MOS場效應管提供了改進的性能，但是也帶了一些設計挑戰。例如，常規的MOS場效應管對于器件寬度基本上沒有限制，而鰭式場效應管的鰭部通常具有相同的高度。換言之，為了控制晶體管的導通電流和截止電流，常規的MOS場效應管可提供兩個參數(溝道的寬度和長度)；而鰭式場效應管的鰭部高度通常是固定的，因而晶體管的溝道寬度固定，因此對應給定的晶體管長度，鰭式場效應管中單個鰭部的導通電流量是固定的，因而不便于進行調節。

由于目前在高性能集成電路中經常需要具有不同驅動能力(例如，不同的驅動電流)的晶體管，而實現不同的驅動能力的方法可以是調整晶體管溝道的長寬比，進一步地，鰭式場效應管的溝道寬度主要由鰭部的高度和寬度決定。

發明內容

本申請提供了一種可至少部分解決相關技術中存在的上述問題的半導體結構及其制備方法。

本申請一方面提供了一種半導體結構的制備方法，所述方法包括：刻蝕半導體襯底以形成多個分立的初始鰭部，所述初始鰭部包括分立的第一初始鰭部和第二初始鰭部；形成隔離結構，以覆蓋所述半導體襯底并暴露出所述初始鰭部中第一初始鰭部的頂面，且所述第一初始鰭部的所述頂面高出所述隔離結構的上表面預定高度；以及在所述第一初始鰭部的所述頂面形成外延層。

在本申請一個實施方式中，所述隔離結構包括形成在所述第二初始鰭部的頂面的第一阻隔層，所述方法還包括：在所述外延層的上表面形成第二阻隔層；暴露位于所述第二初始鰭部的頂面的第一阻隔層；以所述第一阻隔層和所述第二阻隔層為掩蔽，向所述初始鰭部摻雜雜質；以及在所述初始鰭部的側壁和頂面形成柵極結構以形成鰭式場效應晶體管。

在本申請一個實施方式中，刻蝕半導體襯底以形成多個分立的初始鰭部包括：在所述半導體襯底形成圖案化的刻蝕掩膜層；以圖案化的所述刻蝕掩膜層為掩蔽，刻蝕所述半導體襯底以形成多個分立的所述初始鰭部，其中，所述刻蝕掩膜層包括形成在所述初始鰭部頂面的第一阻隔層。

在本申請一個實施方式中，所述刻蝕掩膜層的厚度等于所述預定高度，形成所述隔離結構包括：形成隔離層，所述隔離層共形覆蓋于所述初始鰭部的側壁以及所述半導體襯底的表面位于相鄰的所述初始鰭部之間的部分，所述隔離層的上表面與所述刻蝕掩膜層的上表面齊平；以及去除位于所述第一初始鰭部上的所述刻蝕掩膜層，以暴露所述第一初始鰭部的頂面，從而形成包括所述隔離層和所述刻蝕掩膜層的所述隔離結構。

在本申請一個實施方式中，形成所述隔離結構包括：去除部分所述刻蝕掩膜層，并暴露出所述第一阻隔層，形成共形覆蓋在所述初始鰭部的側壁、所述半導體襯底的表面和所述第一阻隔層的表面的掩蔽層；以及通過研磨工藝對所述掩蔽層進行平坦化；以及去除所述第一初始鰭部上的所述第一阻隔層和平坦化的所述掩蔽層，以暴露所述第一初始鰭部的頂面，從而形成包括所述第一阻隔層和平坦化的所述掩蔽層的所述隔離結構，其中，所述第一阻隔層的厚度和平坦化的所述掩蔽層位于所述第一阻隔層上的部分的厚度之和等于所述預定高度。