[發(fā)明專利]垂直型氮化鎵功率器件及其制備方法

有效

• 申請?zhí)枺?/td>: 202110697529.3
• 申請日: 2021-06-23
• 公開（公告）號: CN113299749B
• 公開（公告）日: 2022-04-15
• 發(fā)明（設(shè)計）人: 范謙;顧星;倪賢鋒;崔瑩
• 申請（專利權(quán)）人: 東南大學(xué)蘇州研究院
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/06;H01L21/335
• 代理公司: 南京蘇高專利商標(biāo)事務(wù)所(普通合伙) 32204
• 代理人: 金詩琦

本發(fā)明公開了一種垂直型氮化鎵功率器件，包括硅襯底、緩沖層、模板層、掩膜層和漏極電極；掩膜層中設(shè)六邊形窗口；六邊形窗口在掩膜層上生長第一n+GaN層，融合位置有空隙缺陷；第一n+GaN層上覆蓋n?GaN擴散層；n?GaN擴散層上設(shè)p?GaN勢壘層、第二n+GaN層；六邊形窗口、空隙缺陷的上設(shè)垂直溝槽；垂直溝槽內(nèi)設(shè)第一絕緣層；垂直溝槽和第一絕緣層上覆蓋第二絕緣層；第二絕緣層上覆蓋柵極電極，柵極電極的頂面與第二n+GaN層的頂面齊平；第二絕緣層的開口中設(shè)置源極電極。本發(fā)明還公開了一種垂直型氮化鎵功率器件的制備方法。本發(fā)明能夠降低缺陷密度，不易形成垂直漏電通道，異質(zhì)外延應(yīng)力小，器件可靠性極高。

技術(shù)領(lǐng)域

本發(fā)明涉及氮化鎵功率器件及其制法，具體為一種垂直型氮化鎵功率器件及其制備方法。

背景技術(shù)

垂直型器件是大功率電力電子器件領(lǐng)域的核心，以IGBT、MOSFET、MESFET為主的垂直型器件在新能源、電動汽車、逆變器、充電樁等領(lǐng)域有非常廣泛的應(yīng)用。氮化鎵(GaN)、碳化硅(SiC)等第三代半導(dǎo)體材料具有寬禁帶、高遷移率、高溫以及輻射環(huán)境穩(wěn)定性好等優(yōu)點，氮化鎵材料的BFOM指標(biāo)遠(yuǎn)在碳化硅之上，理論上應(yīng)該更適合于做大電流密度高耐壓的功率器件。但是由于氮化物材料區(qū)域摻雜，特別是p型摻雜的制備難度大，外延材料的缺陷密度高，因此難以制作垂直型功率器件。目前已經(jīng)成功商業(yè)化的氮化鎵器件主要以平面導(dǎo)通型為主，但是由于橫向?qū)ńY(jié)構(gòu)的電場分布不均勻的缺點，其穩(wěn)定工作耐壓很難超過1000V以上。目前國際上GaN基垂直型器件的研發(fā)工作主要是在GaN自支撐襯底上進行，以最大程度的降低缺陷密度。由于GaN自支撐襯底的成本是同等尺寸碳化硅的10倍以上，所以短期內(nèi)很難獲得商用。采用其它材料(例如Si，SiC，藍(lán)寶石等)的襯底進行替換成為GaN垂直器件研究的一項重要內(nèi)容。

但是以硅襯底為例，由于GaN和硅的晶格失配度較大，硅襯底上直接外延生長容易造成GaN晶體產(chǎn)生較多缺陷，并且二者的晶格失配應(yīng)力和熱失配應(yīng)力都很大，再加上硅襯底易碎，使得硅襯底上外延生長的GaN晶體生長到一定厚度就容易扭曲出現(xiàn)裂紋或者碎裂。經(jīng)過多年的發(fā)展，在硅襯底上外延的氮化鎵薄膜質(zhì)量已經(jīng)得到了顯著的提高，可以實現(xiàn)650V耐壓的橫向?qū)ㄐ蛨鲂?yīng)管。但是對于垂直型功率器件而言，這還遠(yuǎn)不夠，主要體現(xiàn)在缺陷密度仍然較高，容易形成垂直漏電通道；以及垂直型器件外延的薄膜厚度大，導(dǎo)致異質(zhì)外延應(yīng)力大，器件可加工性以及可靠性較低。

發(fā)明內(nèi)容

發(fā)明目的：為了克服現(xiàn)有技術(shù)的不足，本發(fā)明目的是提供一種缺陷密度低、耐壓等級高的垂直型氮化鎵功率器件，本發(fā)明的另一目的是提供一種顯著降低漏電流、減小導(dǎo)通電阻的垂直型氮化鎵功率器件的制備方法。

技術(shù)方案：本發(fā)明所述的一種垂直型氮化鎵功率器件，包括硅襯底、緩沖層、模板層、掩膜層和漏極電極；掩膜層中開設(shè)若干六邊形窗口；六邊形窗口在掩膜層上橫向外延生長六邊形的第一n+GaN層，兩兩相鄰的第一n+GaN層在邊界區(qū)域發(fā)生融合，第一n+GaN層的融合位置有空隙缺陷；第一n+GaN層上覆蓋n-GaN擴散層；n-GaN擴散層上依次設(shè)置p-GaN勢壘層、第二n+GaN層；六邊形窗口、空隙缺陷的上方設(shè)置貫穿第二n+GaN層、p-GaN勢壘層、n-GaN擴散層且停留在第一n+GaN層中的垂直溝槽；垂直溝槽內(nèi)設(shè)置第一絕緣層，第一絕緣層的頂面低于n-GaN擴散層的頂面；垂直溝槽的剩余側(cè)壁和第一絕緣層上覆蓋第二絕緣層，第一絕緣層表面的第二絕緣層的頂面低于n-GaN擴散層的頂面；第二絕緣層上覆蓋柵極電極，柵極電極的頂面與第二n+GaN層的頂面齊平；第二絕緣層的開口中設(shè)置源極電極。

進一步地，源極電極還設(shè)置在第二n+GaN層的開口中，并與p-GaN勢壘層的表面接觸。

進一步地，硅襯底異于緩沖層的一面覆蓋漏極電極。

進一步地，漏極電極依次貫穿硅襯底、緩沖層、模板層，并與第一n+GaN層的表面接觸。