[發(fā)明專利]回旋時間解交錯電路及回旋時間解交錯電路的操作方法

在審

• 申請?zhí)枺?/td>: 202110697483.5
• 申請日: 2021-06-23
• 公開（公告）號: CN115515009A
• 公開（公告）日: 2022-12-23
• 發(fā)明（設(shè)計(jì)）人: 謝易霖;廖文財(cái);談力立
• 申請（專利權(quán)）人: 瑞昱半導(dǎo)體股份有限公司
• 主分類號: H04N21/438
• 分類號: H04N21/438;H04N21/4405;H04N7/01;H04N5/268
• 代理公司: 北京康信知識產(chǎn)權(quán)代理有限責(zé)任公司 11240
• 代理人: 王紅艷

提供了回旋時間解交錯電路及回旋時間解交錯電路的操作方法，該回旋時間解交錯電路包含輸入緩沖電路、輸出緩沖電路、內(nèi)存、輸入控制單元、輸出控制單元及控制器。內(nèi)存包含多個內(nèi)存區(qū)塊。輸入控制單元將復(fù)數(shù)筆輸入數(shù)據(jù)依序?qū)?yīng)地寫入輸入緩沖電路中的復(fù)數(shù)組輸入暫存單元。控制器在對輸入緩沖電路寫入預(yù)定數(shù)量的數(shù)據(jù)后，將輸入緩沖電路中的部分?jǐn)?shù)據(jù)寫入對應(yīng)的內(nèi)存區(qū)塊，并在對內(nèi)存的多個內(nèi)存區(qū)塊都寫入數(shù)據(jù)后，將對應(yīng)的內(nèi)存區(qū)塊中所儲存的數(shù)據(jù)寫入輸出緩沖電路。輸出控制單元依序?qū)⑤敵鼍彌_電路中的復(fù)數(shù)組輸出暫存單元中所儲存的復(fù)數(shù)筆輸出數(shù)據(jù)輸出。

技術(shù)領(lǐng)域

本公開是有關(guān)于一種回旋時間解交錯電路，特別是一種能夠有效使用內(nèi)存頻寬的回旋時間解交錯電路。

背景技術(shù)

在高級電視系統(tǒng)委員會(Advanced Television Systems Committee，ATSC)所制定的3.0版規(guī)范中，用以收發(fā)訊號的實(shí)體層會利用時間交錯(time interleave)的機(jī)制增加訊號傳輸對于叢發(fā)錯誤(burst error)的抗性。圖1是回旋時間交錯器(convolution timeinterleaver，CTI)T1及回旋時間解交錯器(convolution time de-interleaver，CTDI)T2的示意圖。

回旋時間交錯器T1可包含切換電路SW1及SW2及(N-1)組移位暫存器SRA1至SRA(N-1)，其中N為大于1的整數(shù)。每一組移位暫存器SRA1至SRA(N-1)可包含數(shù)量相異的移位暫存器以提供不同時間長度的延遲。切換電路SW1具有N個輸出端OA1至OAN，切換電路SW1的輸出端OA2至OAN分別耦接至(N-1)組移位暫存器SRA1至SRA(N-1)中對應(yīng)的一組移位暫存器。切換電路SW2具有N個輸入端IA1至IAN，切換電路SW2的輸入端IA2至IAN分別耦接至(N-1)組移位暫存器SRA1至SRA(N-1)中對應(yīng)的一組移位暫存器，而切換電路SW2的輸入端IA1則會耦接至切換電路SW1的輸出端OA1。

回旋時間交錯器T1在傳輸連續(xù)數(shù)據(jù)時，切換電路SW1會依序經(jīng)由輸出端OA1至OAN將數(shù)據(jù)傳出，而切換電路SW2則會依序經(jīng)由輸入端IA1至IAN接收數(shù)據(jù)并將接收到的數(shù)據(jù)輸出至外部的傳輸通道CH1。由于(N-1)組移位暫存器SRA1至SRA(N-1)可以提供不同時間長度的延遲，因此連續(xù)數(shù)據(jù)的傳輸順序會被打散而與其他的數(shù)據(jù)交錯傳輸。如此一來，在傳輸通道中發(fā)生叢發(fā)錯誤時，也不至于使整段連續(xù)數(shù)據(jù)都發(fā)生錯誤，而仍可透過自動糾錯的機(jī)制得出正確的數(shù)據(jù)。

回旋時間解交錯器T2可包含切換電路SW3及SW4及(N-1)組移位暫存器SRB1至SRB(N-1)。每一組移位暫存器SRB1至SRB(N-1)可包含數(shù)量相異的移位暫存器以提供不同時間長度的延遲。切換電路SW3具有N個輸出端OB1至OBN，切換電路SW3的輸出端OB1至OB(N-1)分別耦接至(N-1)組移位暫存器SRB1至SRB(N-1)中對應(yīng)的一組移位暫存器。切換電路SW4具有N個輸入端IB1至IBN，切換電路SW4的輸入端IB1至IB(N-1)分別耦接至(N-1)組移位暫存器SRB1至SRB(N-1)中對應(yīng)的一組移位暫存器，而切換電路SW4的輸入端IBN則會耦接至切換電路SW3的輸出端OBN。

回旋時間解交錯器T2在接收到通道CH1所傳來的數(shù)據(jù)時，切換電路SW3會依序經(jīng)由輸出端OB1至OBN將數(shù)據(jù)傳至(N-1)組移位暫存器SRB1至SRB(N-1)及切換電路SW4的輸入端IBN，而切換電路SW4則會依序經(jīng)由輸入端IB1至IBN接收數(shù)據(jù)并輸出。由于(N-1)組移位暫存器SRB1至SRB(N-1)可以提供不同時間長度的延遲，因此回旋時間解交錯器T2可將原先被回旋時間交錯器T1改變傳輸順序的數(shù)據(jù)回復(fù)到原來的連續(xù)次序。

然而，回旋時間交錯器T1及回旋時間解交錯器T2中的移位暫存器SRA1至SRA(N-1)及移位暫存器SRB1至SRB(N-1)需占用大量的電路面積及較高的硬體成本。此外，在回旋時間解交錯器T2中，若欲利用硬體使用效率較佳且成本較低的內(nèi)存來取代移位暫存器，則又會因?yàn)閷懭雰?nèi)存地址不連續(xù)而導(dǎo)致內(nèi)存的頻寬被浪費(fèi)，甚至延長每筆數(shù)據(jù)輸出所需的時間，造成系統(tǒng)效率低落的問題。