[發明專利]基于復雜可編程邏輯器件CPLD的串口控制系統及其通信方法

有效

• 申請號: 202110694686.9
• 申請日: 2021-06-22
• 公開（公告）號: CN113377701B
• 公開（公告）日: 2023-04-11
• 發明（設計）人: 劉剛
• 申請（專利權）人: 東莞華貝電子科技有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 張艷美;劉光明

本發明公開了一種基于復雜可編程邏輯器件CPLD的串口控制系統及其通信方法，其中串口控制系統包括控制臺、多個處理器以及設置在控制臺與多個處理器之間的CPLD，CPLD包括控制器和寄存器；控制臺被配置為發送指令至控制器，指令包括對應的處理器的串口的寄存器地址和寄存器內容；控制器被配置為解析指令以獲取對應的寄存器地址和寄存器內容并寫入寄存器；根據寄存器地址和寄存器內容，控制器與對應的處理器的串口進行通信。本發明利用CPLD的控制器和寄存器能夠自動切換串口以與對應的處理器進行通信，進而提高效率。

技術領域

本發明涉及交換機和服務器硬件設計技術領域，尤其涉及一種基于復雜可編程邏輯器件CPLD的串口控制系統及其通信方法。

背景技術

當前的服務器或交換機的系統設計中，一般包括多個處理器，例如X86處理器、BMC(Baseboard?Management?Controller，基板管理控制器)以及其他帶有UART接口的器件，如CPLD(Complex?Programmable?Logic?Device，復雜可編程邏輯器件)和FPGA(Field－Programmable?Gate?Array，現場可編程門陣列)等。目前這些端口與控制臺(Console)連接方法主要采用Debug?header，這種方法需要人工介入，例如需求關機后手動進行連接器Debug，并且針對不同的處理器，要進行多次切換Debug，較為復雜，切換效率較低。

發明內容

本發明的目的是為解決上述技術問題的不足而提供一種基于復雜可編程邏輯器件CPLD的串口控制系統及其通信方法，能夠自動切換串口以與所需的處理器進行通信，進而提高效率。

為了實現上述目的，本發明公開了一種基于復雜可編程邏輯器件CPLD的串口控制系統，其包括控制臺、多個處理器以及設置在所述控制臺與所述多個處理器之間的CPLD，所述CPLD包括控制器和寄存器；

所述控制臺被配置為發送指令至所述控制器，所述指令包括對應的所述處理器的串口的寄存器地址和寄存器內容；

所述控制器被配置為解析所述指令以獲取對應的所述寄存器地址和所述寄存器內容并寫入所述寄存器；

根據所述寄存器地址和所述寄存器內容，所述控制器與對應的所述處理器的串口進行通信。

可選地，所述控制器還被配置為根據所述處理器的串口模式參數修改所述CPLD的串口模式參數。

可選地，所述串口模式參數包括波特率和/或檢驗位。

可選地，所述控制臺還被配置為讀取所述寄存器的狀態信息。

可選地，所述狀態信息包括狀態機和狀態參數。

可選地，所述控制器根據所述寄存器的配置與所述處理器通訊以獲取所述處理器返回的狀態信息。

可選地，所述控制器以預設時間間隔獲取所述處理器的狀態信息。

可選地，所述寄存器通過所述控制臺和/或所述處理器進行配置。

可選地，所述處理器中的一者發送出的信息通過所述CPLD的串口組發送至所述處理器中的另一者。

為了實現上述另一目的，本申請還提供一種如上所述的基于復雜可編程邏輯器件CPLD的串口控制系統的通信方法，其包括：

所述控制臺發送指令至所述控制器；

所述控制器解析所述指令以獲取對應的所述寄存器地址和所述寄存器內容并寫入所述寄存器；

根據所述寄存器地址和所述寄存器內容，所述控制器與對應的所述處理器的串口進行通信。