[發明專利]VCSEL芯片及其制備方法

在審

• 申請號: 202110688016.6
• 申請日: 2021-06-21
• 公開（公告）號: CN115579731A
• 公開（公告）日: 2023-01-06
• 發明（設計）人: 郭銘浩;周圣凱;王立;李念宜
• 申請（專利權）人: 浙江睿熙科技有限公司
• 主分類號: H01S5/06
• 分類號: H01S5/06;H01S5/183;H01S5/40;H01S5/00
• 代理公司: 寧波市道同知識產權代理有限公司 33478
• 代理人: 謝華

1.一種VCSEL芯片，其特征在于，包括：

相互電隔離的多個VCSEL發光單元，其中，每個所述VCSEL發光單元包括至少一發光主體以及用于導通所述發光主體的正電連接端和負電連接端；以及

在晶圓級別集成地設置于所述多個VCSEL發光單元中至少部分所述VCSEL發光單元的激光出射路徑上的多個光調制元件，其中，所述多個光調制元件具有預設結構配置并相互配合以使得所述VCSEL芯片的整體發散角大于等于120°，其中，所述VCSEL芯片的整體發散角指的是所述VCSEL芯片所出射的激光中最外側的激光所形成的夾角。

2.根據權利要求1所述的VCSEL芯片，其中，所述多個光調制元件具有預設結構配置并相互配合以使得所述VCSEL芯片的整體發散角等于180°。

3.根據權利要求1所述的VCSEL芯片，其中，所述多個光調制元件包括凹透鏡和凸透鏡。

4.根據權利要求3所述的VCSEL芯片，其中，一部分所述凸透鏡和與其相對應的所述發光主體對心設置。

5.根據權利要求4所述的VCSEL芯片，其中，另一部分所述凸透鏡和與其相對的所述發光主體離心設置。

6.根據權利要求5所述的VCSEL芯片，其中，一部分所述凹透鏡和與其相對應的所述發光主體對心設置。

7.根據權利要求6所述的VCSEL芯片，其中，另一部分所述凹透鏡和與其相對應的所述發光主體離心設置。

8.根據權利要求5所述的VCSEL芯片，其中，至少部分所述凸透鏡的曲率半徑不同。

9.根據權利要求1所述的VCSEL芯片，其中，所述發光主體自下而上依次包括：襯底層、N型電接觸層、N-DBR層、有源區、限制層、P-DBR層和P型電接觸層，所述限制層具有對應于所述有源區的限制孔，其中，所述正電連接端電連接于P型電接觸層，所述負電連接端電連接于所述N型電接觸層。

10.根據權利要求9所述的VCSEL芯片，其中，所述襯底層由不導電的材料制成。

11.根據權利要求10所述的VCSEL芯片，其中，所述多個VCSEL發光單元的所述發光主體的所述襯底層相互連接以具有一體式結構。

12.根據權利要求9所述的VCSEL芯片，其中，所述正電連接端具有環形結構且形成對應于所述限制孔的出光孔，其中，所述光調制元件一體成型于所述出光孔內，通過這樣的方式，所述光調制元件在晶圓級別集成地設置于所述多個VCSEL發光單元中至少部分所述VCSEL發光單元的激光出射路徑上。

13.一種VCSEL芯片的制備方法，其特征在于，包括：

形成半導體結構，其中，所述半導體結構自下而上依次包括襯底層結構、N型電接觸層結構、N-DBR層結構、有源區結構、P-DBR層結構、P型電接觸層結構和待加工層結構；

使用蝕刻工藝對所述待加工層結構進行處理以在所述P型電接觸層結構的上方形成多個光調制元件，以獲得芯片半成品；

形成電連接于所述芯片半成品的P型電接觸層結構的多個正電連接端；

去除所述芯片半成品的至少一部分以形成相互分隔的多個子結構單元，其中，每個所述子結構單元自下而上包括N型電接觸層、N-DBR層、有源區、限制層、P-DBR層和P型電接觸層；

對所述多個子結構單元進行處理以在所述有源區的上方形成具有限制孔的限制層，其中，形成所述限制層后的多個子結構單元和所述襯底層結構形成多個發光主體，每一所述發光主體自下而上包括所述襯底層、所述N型電接觸層、所述N-DBR層、所述有源區、所述限制層、所述P-DBR層和所述P型電接觸層；以及

形成分別電連接于所述多個發光主體的多個負電連接端。