[發明專利]采樣保持電路及具有該電路的電子裝置

在審

• 申請號: 202110678394.6
• 申請日: 2021-06-18
• 公開（公告）號: CN113507287A
• 公開（公告）日: 2021-10-15
• 發明（設計）人: 林峰濰;許裕杰;韋鴻運
• 申請（專利權）人: 深圳天德鈺科技股份有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 深圳市賽恩倍吉知識產權代理有限公司 44334
• 代理人: 李艷霞;張小麗

本發明提供一種采樣保持電路及具有該電路的電子裝置。一種采樣保持電路，包括：信號輸入端，用于接收第一參考電壓或第二參考電壓；第一采樣單元，所述第一采樣單元電連接至所述信號輸入端，用于當第一時鐘信號觸發時對所述第一參考電壓進行采樣，以獲得第一采樣電壓；第二采樣單元，所述第二采樣單元電連接至所述信號輸入端，用于當第二時鐘信號觸發時對所述第二參考電壓進行采樣，以獲得第二采樣電壓；保持單元，所述保持單元分別電連接至所述第一采樣單元及所述第二采樣單元，用于在第三時鐘信號觸發時接收所述第一采樣電壓及所述第二采樣電壓。本發明提供的采樣保持電路可有效簡化電路結構及減少放大器的使用，且可有效提高信噪比。

技術領域

本發明涉及電路領域，尤其涉及一種采樣保持電路及具有該電路的電子裝置。

背景技術

當對模擬信號進行模擬/數字(Analog to Digital Converter，A/D)轉換時，需要一定的轉換時間，在這個時間內，模擬信號要保持基本不變，這樣才能保證轉換精度。采樣保持電路即為實現這種功能的電路。然而現有的采樣保持電路的電路結構較復雜，在電路板上占據較大面積，且信噪比較低。

發明內容

鑒于上述內容，有必要提供一種采樣保持電路、具有該電路的感應電路及電子裝置，以解決上述至少一問題。

本發明第一方面提供一種采樣保持電路，包括：

信號輸入端，用于接收第一參考電壓或第二參考電壓；

第一采樣單元，所述第一采樣單元電連接至所述信號輸入端，用于當第一時鐘信號觸發時對所述第一參考電壓進行采樣，以獲得第一采樣電壓；

第二采樣單元，所述第二采樣單元電連接至所述信號輸入端，用于當第二時鐘信號觸發時對所述第二參考電壓進行采樣，以獲得第二采樣電壓；

保持單元，所述保持單元分別電連接至所述第一采樣單元及所述第二采樣單元，用于在第三時鐘信號觸發時接收所述第一采樣電壓及所述第二采樣電壓。

本發明第二方面提供一種電子裝置，包括傳感單元、放大單元及模擬/數字轉換單元，所述電子裝置還包括如上所述的采樣保持電路，所述傳感單元、所述放大單元、所述采樣保持電路及所述模擬/數字轉換單元依次電連接。

本發明第三方面還提供一種電子裝置，包括模擬/數字轉換單元、保持單元、若干傳感單元、若干放大單元、若干第一采樣單元及若干第二采樣單元，每一所述傳感單元對應連接至一所述放大單元，每一所述放大單元分別對應連接至一所述第一采樣單元及一所述第二采樣單元，每一所述第一采樣單元及每一所述第二采樣單元連接至所述保持單元，所述保持單元電連接至所述模擬/數字轉換單元，其中，互相電連接的一所述傳感單元、一所述放大單元、一所述第一采樣單元及一所述第二采樣單元構成信號采集單元；所述信號采集單元中的第一采樣單元及第二采樣單元，與所述保持單元構成如上所述的采樣保持電路。

本發明通過將采樣保持電路的第一采樣單元及第二采樣單元分別連接至信號輸入端，且當第一時鐘信號及第二時鐘信號分別依次觸發時，所述第一時鐘信號及所述第二時鐘信號分別依次控制所述第一采樣單元及所述第二采樣單元進行采樣，當第三時鐘信號觸發時，所述第三時鐘信號控制所述保持單元接收所述第一采樣電壓及所述第二采樣電壓，以輸出第一電壓及第二電壓；本發明提供的采樣保持電路可有效簡化電路結構及減少放大器的使用，使電路板體積縮小，且可有效提高信噪比。

附圖說明

圖1為本申請實施例中采樣保持電路的電路圖。

圖2為當第一時鐘信號觸發時圖1所示采樣保持電路的電路圖。

圖3為當第二時鐘信號觸發時圖1所示采樣保持電路的電路圖。

圖4為當第三時鐘信號觸發時圖1所示采樣保持電路的電路圖。

圖5為圖1所示采樣保持電路連接至其他單元的電路圖。