[發明專利]半導體裝置

在審

• 申請號: 202110671401.X
• 申請日: 2021-06-17
• 公開（公告）號: CN113571493A
• 公開（公告）日: 2021-10-29
• 發明（設計）人: 葉菁馥;詹佑晨;駱冠宇;盧孟珮;彭兆賢;楊士億;李明翰;李書瑋
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L23/532;H01L21/768
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

半導體裝置，包含嵌在第一金屬化層中的互連結構，第一金屬化層包含介電材料?；ミB結構包含第一金屬材料。半導體裝置包含嵌在第一金屬化層中的第一襯墊結構。第一襯墊結構沿著第一金屬化層中的互連結構的一或多個邊界延伸。第一襯墊結構包含與一或多種摻質反應的第二金屬材料，第二金屬材料不同于第一金屬材料。

技術領域

本發明實施例涉及半導體制造技術，特別是涉及互連結構及其制造方法。

背景技術

本發明實施例總體而言關于半導體裝置，特別是關于銅互連結構及其制造方法。

半導體裝置用于各種電子應用中，作為范例，例如個人電腦、手機、數碼相機和其他電子裝置。隨著技術的進展，對于具有改進效能的較小的半導體裝置的需求也增加。隨著部件密度增加，導線的寬度和產線后段(back-end of line，BEOL)互連結構的導線之間的間距也需要縮減。

為了滿足這些需求，半導體裝置設計正擺脫過去使用的傳統材料。舉例來說，為了降低電阻電容(RC)時間延遲，開始使用銅作為互連材料，而非鋁。將銅用于半導體裝置互連的優點包含能夠更快地操作并制造更細的導線，因為銅具有比鋁更低的電阻率和更高的電遷移電阻。銅互連的形成經常使用鑲嵌制程而非通過直接蝕刻。鑲嵌制程通常是單鑲嵌或雙鑲嵌，其包含通過圖案化和蝕刻金屬間介電(inter-metal dielectric，IMD)層形成開口并用銅填充開口。因為銅容易擴散到某些介電材料中，所以在形成銅之前，通常在鑲嵌開口的內壁上沉積擴散阻障層(例如由難熔金屬的氮化物形成)。然而，在銅鑲嵌結構中使用這種阻障層存在一些挑戰，舉例來說，要達到良好的熱穩定性、對銅互連的耐久附著力等。

因此，需要改善銅互連及其形成方法。

發明內容

根據一些實施例提供半導體裝置。此半導體裝置包含嵌在第一金屬化層中的互連結構，第一金屬化層包含介電材料。互連結構包含第一金屬材料。

此半導體裝置包含嵌在第一金屬化層中的第一襯墊結構。第一襯墊結構沿著第一金屬化層中的互連結構的一或多個邊界延伸。第一襯墊結構包含與一或多種摻質反應的第二金屬材料，第二金屬材料不同于第一金屬材料。

根據另一些實施例提供半導體裝置。此半導體裝置包含嵌在第一金屬化層中的互連結構，第一金屬化層包含介電材料。互連結構包含第一金屬材料。此半導體裝置包含嵌在第一金屬化層中的第一襯墊結構。第一襯墊結構沿著第一金屬化層中的互連結構的一或多個邊界延伸。第一襯墊結構包含與第一金屬材料不同的多個第二金屬材料中的至少第一個和第二個的合金。

根據又另一些實施例提供半導體裝置的形成方法。此方法包含形成至少部分地延伸穿過介電層的空腔。此方法包含形成沿著空腔延伸的襯墊結構。襯墊結構包含通過等離子體制程鈍化的第一金屬材料或第二金屬材料和第三金屬材料的合金。此方法包含用第四金屬材料填充空腔以形成互連結構。第四金屬材料不同于第一金屬材料、第二金屬材料和第三金屬材料中的每一個。

附圖說明

通過以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件并未按照比例繪制。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。

圖1根據一些實施例繪示用于形成半導體裝置的例示性方法的流程圖。

圖2、圖3、圖4、圖5、圖6、圖7、圖8、圖9和圖10根據一些實施例繪示在通過圖1的方法制造的各個制造階段期間的例示性半導體裝置的剖面圖。

圖11根據一些實施例繪示用于形成半導體裝置的例示性方法的流程圖。

圖12、圖13、圖14、圖15、圖16、圖17和圖18根據一些實施例繪示在通過圖11的方法制造的各個制造階段期間的例示性半導體裝置的剖面圖。

其中，附圖標記說明如下：