[發(fā)明專利]低噪聲放大器、射頻接收機及射頻終端在審
| 申請?zhí)枺?/td> | 202110669543.2 | 申請日： | 2021-06-16 |
| 公開（公告）號： | CN113381702A | 公開（公告）日： | 2021-09-10 |
| 發(fā)明（設(shè)計）人： | 陳永聰;孫亞楠;盧力;翟立偉;梁聰 | 申請（專利權(quán)）人： | 銳迪科創(chuàng)微電子（北京）有限公司 |
| 主分類號： | H03F1/30 | 分類號： | H03F1/30;H03F1/26;H03F3/19 |
| 代理公司： | 北京同立鈞成知識產(chǎn)權(quán)代理有限公司 11205 | 代理人： | 張娜;臧建明 |
| 地址： | 100191 北京市海淀區(qū)知*** | 國省代碼： | 北京;11 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 低噪聲放大器 射頻 接收機 終端 | ||
1.一種低噪聲放大器，其特征在于，包括：電流源、鏡像模塊、放大模塊和負(fù)反饋模塊；
所述電流源用于產(chǎn)生參考偏置電流；
所述鏡像模塊分別與所述電流源和所述放大模塊連接，且所述鏡像模塊與所述放大模塊共同構(gòu)成鏡像電流源電路；所述鏡像電流源電路用于對所述參考偏置電流進(jìn)行鏡像，得到靜態(tài)偏置電流；
所述負(fù)反饋模塊分別與所述鏡像模塊和所述放大模塊連接；
其中，所述放大模塊包括電流放大晶體管，所述鏡像模塊包括與所述電流放大晶體管呈鏡像關(guān)系的鏡像晶體管；所述負(fù)反饋模塊用于控制所述電流放大晶體管的源漏電壓與所述鏡像晶體管的源漏電壓跟隨，或者，控制所述鏡像晶體管的漏極電流與所述參考偏置電流跟隨，以穩(wěn)定所述靜態(tài)偏置電流與所述參考偏置電流之間的比值。
2.根據(jù)權(quán)利要求1所述的低噪聲放大器，其特征在于，所述放大模塊包括第一放大單元和第二放大單元，所述第一放大單元包括所述電流放大晶體管；
所述第一放大單元的控制端與所述鏡像模塊連接，所述第一放大單元的第一端與接地端連接，所述第一放大單元的第二端與所述第二放大單元的第一端連接；
所述第二放大單元的第二端與第一電源電壓端連接。
3.根據(jù)權(quán)利要求2所述的低噪聲放大器，其特征在于，所述負(fù)反饋模塊包括電壓調(diào)節(jié)單元，所述電壓調(diào)節(jié)單元的第一輸入端與所述鏡像晶體管的漏極連接，所述電壓調(diào)節(jié)單元的第二輸入端與所述電流放大晶體管的漏極連接；
所述電壓調(diào)節(jié)單元用于控制所述電流放大晶體管的源漏電壓與所述鏡像晶體管的源漏電壓跟隨。
4.根據(jù)權(quán)利要求3所述的低噪聲放大器，其特征在于，所述電壓調(diào)節(jié)單元包括第一運算放大器，所述鏡像模塊包括第一晶體管，所述第一晶體管為所述鏡像晶體管；
所述第一運算放大器的同相輸入端與所述第一晶體管的漏極連接，所述第一運算放大器的反相輸入端與所述電流放大晶體管的漏極連接，所述第一運算放大器的輸出端與所述第二放大單元的控制端連接；
所述第一晶體管的柵極和漏極均與所述電流源連接，所述第一晶體管的柵極還與所述第一放大單元的控制端連接，所述第一晶體管的源極與所述接地端連接。
5.根據(jù)權(quán)利要求3所述的低噪聲放大器，其特征在于，所述鏡像模塊包括第二晶體管，所述第二晶體管為所述鏡像晶體管；所述電壓調(diào)節(jié)單元包括第二運算放大器和第三晶體管；
所述第二運算放大器的同相輸入端與所述電流放大晶體管的漏極連接，所述第二運算放大器的反相輸入端與所述第二晶體管的漏極連接，所述第二運算放大器的輸出端與所述第三晶體管的柵極連接；
所述第三晶體管的漏極與所述電流源連接，所述第三晶體管的源極與所述第二晶體管的漏極連接；
所述第二晶體管的柵極與所述電流源和所述第一放大單元的控制端連接，所述第二晶體管的源極與所述接地端連接。
6.根據(jù)權(quán)利要求2所述的低噪聲放大器，其特征在于，所述負(fù)反饋模塊包括電流調(diào)節(jié)單元，所述電流調(diào)節(jié)單元分別與所述電流源、所述鏡像模塊和所述放大模塊連接，用于控制所述鏡像晶體管的漏極電流與所述參考偏置電流跟隨。
7.根據(jù)權(quán)利要求6所述的低噪聲放大器，其特征在于，所述鏡像模塊包括第四晶體管和第五晶體管，所述電流調(diào)節(jié)單元包括第六晶體管、第七晶體管、第八晶體管和第九晶體管；
所述第四晶體管的柵極與所述電流源和所述第一放大單元的控制端連接，所述第四晶體管的源極與所述接地端連接，所述第四晶體管的漏極與所述第五晶體管的源極連接；
所述第五晶體管的柵極與所述第二放大單元的控制端連接，所述第五晶體管的漏極與所述第六晶體管的柵極和漏極連接；
所述第六晶體管的源極與所述第一電源電壓端連接；
所述第七晶體管的柵極與所述第六晶體管的柵極連接，所述第七晶體管的源極與所述第一電源電壓端連接，所述第七晶體管的漏極與所述第八晶體管的漏極和柵極連接；
所述第八晶體管的源極與所述接地端連接；
所述第九晶體管的柵極與所述第八晶體管的柵極連接，所述第九晶體管的源極與所述接地端連接，所述第九晶體管的漏極與所述電流源、所述第四晶體管的柵極和所述第一放大單元的控制端連接。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于銳迪科創(chuàng)微電子（北京）有限公司，未經(jīng)銳迪科創(chuàng)微電子（北京）有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202110669543.2/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
