[發(fā)明專利]一種基于二分法的時鐘周期檢測方法和電路有效
| 申請?zhí)枺?/td> | 202110667687.4 | 申請日： | 2021-06-16 |
| 公開（公告）號： | CN113346877B | 公開（公告）日： | 2022-07-08 |
| 發(fā)明（設(shè)計）人： | 張睿奕 | 申請（專利權(quán)）人： | 杭州雄邁集成電路技術(shù)股份有限公司 |
| 主分類號： | H03K5/125 | 分類號： | H03K5/125 |
| 代理公司： | 杭州裕陽聯(lián)合專利代理有限公司 33289 | 代理人： | 田金霞 |
| 地址： | 311400 浙江省杭州市富陽*** | 國省代碼： | 浙江;33 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 基于 二分法 時鐘 周期 檢測 方法 電路 | ||
本發(fā)明公開了一種基于二分法的時鐘周期檢測方法和電路，所述方法包括如下步驟：獲取初始時鐘信號和使能信號，將所述初始時鐘信號輸入到延遲模塊，獲取延遲時鐘信號，未延遲時鐘信號；將所述未延遲時鐘信號連續(xù)兩次對所述使能信號進(jìn)行采樣，將所述延遲時鐘信號對所述使能信號進(jìn)行采樣，獲取采樣輸出信號；判斷所述采樣輸出信號的高低，用于判斷延遲時鐘信號和未延遲時鐘信號的時間差是否大于一個時鐘周期；根據(jù)所述采樣輸出信號的高低執(zhí)行延遲時鐘信號延遲的增減，直到當(dāng)前延遲時鐘信號和上一個延遲時鐘信號的延遲差等于固定延遲單元值，并將此時的延遲時鐘信號和未延遲時鐘信號的延遲差作為時鐘周期。所述方法和電路可以精確地檢測時鐘信號周期，并采用固定延遲單元精確調(diào)整信號延遲。
技術(shù)領(lǐng)域
本發(fā)明涉及電路領(lǐng)域，特別涉及一種基于二分法的時鐘周期檢測方法和電路。
背景技術(shù)
目前市場上的時鐘周期檢測方法采用了硬件邏輯模塊和寄存器模塊， 硬件邏輯模塊和外部相連接，接受外部時鐘信號，通過和外部時鐘信號對比進(jìn)行時鐘校準(zhǔn)。比如公告號為CN103092258B的中國專利，該專利的技術(shù)方案是通過外部時鐘信號進(jìn)行對比，用于對時鐘信號進(jìn)行校正，然而，上述現(xiàn)有技術(shù)無法對時鐘周期進(jìn)行精準(zhǔn)檢測，外部時鐘信號作為對比信號仍然具有較大的誤差。
發(fā)明內(nèi)容
本發(fā)明其中一個發(fā)明目的在于提供一種基于二分法的時鐘周期檢測方法和電路，所述方法和電路可以精確地檢測時鐘信號周期，并采用固定延遲單元精確調(diào)整信號延遲。
本發(fā)明另一個發(fā)明目的在于提供一種基于二分法的時鐘周期檢測方法和電路，所述方法和電路通過設(shè)置延遲模塊，所述延遲模塊中具有級聯(lián)設(shè)置的固定延遲單元，所述固定延遲單元的級聯(lián)個數(shù)可以根據(jù)延遲時鐘信號的位寬設(shè)置，從而可以精準(zhǔn)實現(xiàn)時鐘周期的檢測。
本發(fā)明另一個發(fā)明目的在于提供一種基于二分法的時鐘周期檢測方法和電路采用二分法計算延遲的最小延遲，將最小延遲作為時鐘周期，無需外部時鐘進(jìn)行對比，可以降低時鐘周期檢測的成本。
為了實現(xiàn)至少一個上述發(fā)明目的，本發(fā)明進(jìn)一步提供一種基于二分法的時鐘周期檢測方法，所述方法包括如下步驟：
獲取初始時鐘信號和使能信號，將所述初始時鐘信號輸入到延遲模塊，獲取延遲時鐘信號，未延遲時鐘信號；
將所述未延遲時鐘信號連續(xù)兩次對所述使能信號進(jìn)行采樣，獲取第一采樣信號；
將所述延遲時鐘信號對所述使能信號進(jìn)行采樣，獲取第二采樣信號，所述第二采樣信號對所述第一采樣信號進(jìn)行采樣，獲取采樣輸出信號；
判斷所述采樣輸出信號的電壓高低，用于判斷延遲時鐘信號和未延遲時鐘信號的相位差是否大于一個時鐘周期；
根據(jù)所述采樣輸出信號的高低采用二分法執(zhí)行當(dāng)前延遲時鐘信號延遲的增減，直到上一個延遲時鐘信號和當(dāng)前延遲時鐘信號的延遲差等于一個固定延遲單元值，并將此時的延遲時鐘信號和未延遲時鐘信號的延遲差作為時鐘周期。
根據(jù)本發(fā)明其中一個較佳實施例，若所述采樣輸出信號為高，則判斷所述延遲時鐘信號和未延遲時鐘信號之間延遲大于一個時鐘周期，采用二分法減少延遲時鐘的延遲量。
根據(jù)本發(fā)明另一個較佳實施例，若所述采樣輸出信號為低，則判斷所述延遲時鐘信號和未延遲時鐘信號的之間的延遲小于一個時鐘周期，采用二分法增加延遲時鐘的延遲量。
根據(jù)本發(fā)明另一個較佳實施例，所述固定延遲單元值為設(shè)置的最小延遲時長。
根據(jù)本發(fā)明另一個較佳實施例，減少對應(yīng)延遲時鐘的延遲量的方法包括：
獲取上一個延遲時鐘和當(dāng)前延遲時鐘的第一延遲差；
若所述當(dāng)前延遲時鐘信號和未延遲時鐘信號之間延遲差大于一個時鐘周期；
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于杭州雄邁集成電路技術(shù)股份有限公司，未經(jīng)杭州雄邁集成電路技術(shù)股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202110667687.4/2.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
