[發明專利]半導體裝置

在審

• 申請號: 202110660126.1
• 申請日: 2021-06-15
• 公開（公告）號: CN113540247A
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 呂惟皓;白易芳;鄭程文;舒麗麗;郭建億
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

一種半導體裝置包含：自基板延伸的第一鰭片和第二鰭片以及外延源極/漏極區域。外延源極/漏極區域包含成長在第一鰭片上的第一部分和成長在第二鰭片上的第二部分，且第一部分和第二部分在合并邊界處連接。外延源極/漏極區域還包含：自與外延源極/漏極區域的最高點齊平的位置延伸至與合并邊界的最高點齊平的位置的第一子區域、自與合并邊界的最高點齊平的位置延伸至與合并邊界的最低點齊平的位置的第二子區域、以及自與合并邊界的最低點齊平的位置延伸至與STI區域的頂表面齊平的位置的第三子區域，其中第三子區域具有第三高度，且其中第一高度小于第三高度，且第二高度小于第三高度。

技術領域

本發明實施例涉及半導體技術，且特別是涉及半導體裝置的形成方法。

背景技術

半導體裝置被用于各種電子應用中，像是，例如個人電腦、手機、數碼相機和其他電子設備。半導體裝置的制造通常是通過在半導體基板上方依序沉積絕緣層或介電質層、導電層和半導體材料層，并使用光學微影技術對各種材料層進行圖案化，以在其上形成電路組件和元件。

隨著半導體產業為追求更高的裝置密度、更高的性能、低功耗和更低的成本而進展到納米技術制程節點，來自制造和設計問題的挑戰導致了立體設計，如鰭式場效晶體管(FinFET)的發展。FinFET裝置通常包括其中形成通道和源極/漏極區域的半導體鰭片。利用通道表面積增加的優勢，在鰭片結構的上方且沿著鰭片結構的側邊(例如，包覆鰭片結構)形成柵極來生產更快、更可靠和更好控制的半導體晶體管裝置。然而，隨著尺度的減縮，對IC制備出現了新的挑戰。

發明內容

根據一實施例，半導體裝置包含：第一鰭片和第二鰭片，第一鰭片和第二鰭片自基板延伸；設置于基板上的第一以及第二鰭片之間的淺溝槽隔離(STI)區域；以及外延源極/漏極區域，其中外延源極/漏極區域包含成長在第一鰭片上的第一部分和成長在第二鰭片上的第二部分，且其中第一部分和第二部分在合并邊界處連接。外延源極/漏極區域還包含：自與外延源極/漏極區域的最高點齊平的位置延伸至與合并邊界的最高點齊平的位置的第一子區域，其中第一子區域具有第一高度，且其中第一子區域的頂表面包含第一鰭片和第二鰭片之間的谷；自與合并邊界的最高點齊平的位置延伸至與合并邊界的最低點齊平的位置的第二子區域，其中第二子區域具有第二高度，且其中第一高度小于第二高度；以及自與合并邊界的最低點齊平的位置延伸至與STI區域的頂表面齊平的位置的第三子區域，其中第三子區域具有第三高度，且其中第一高度小于第三高度，且第二高度小于第三高度。

根據另一實施例，半導體裝置包含：在包含HD記憶胞的基板上的高密度(HD)電路區域，以及在包含操作速度大于HD記憶胞的HC記憶胞的基板上的高電流(HC)電路區域，HD記憶胞中的鰭片間距小于HC記憶胞中的鰭片間距，HD記憶胞包含：自基板延伸的第一鰭片；在第一鰭片上的第一外延源極/漏極區域；自基板延伸且與第一鰭片相鄰的第二鰭片；自基板延伸且與第一鰭片相鄰的第三鰭片；在第二鰭片上的第二外延源極/漏極區域；以及在第三鰭片上的第三外延源極/漏極區域，其中第三外延源極/漏極區域與第二外延源極/漏極區域和第一外延源極/漏極區域物理上分隔；且基板上的高電流(HC)電路區域包含操作速度大于HD記憶胞的HC記憶胞，HD記憶胞中的鰭片間距小于HC記憶胞中的鰭片間距，HC記憶胞包含：自基板延伸的第四鰭片和第五鰭片；以及第四外延源極/漏極區域，其中第四外延源極/漏極區域包含成長在第四鰭片上的第一部分，其中第四外延源極/漏極區域包含成長在第五鰭片上的第二部分，其中第一部分和第二部分在合并邊界處連接，并且第四外延源極/漏極區域進一步包含：自與第四外延源極/漏極區域的最高點齊平的位置延伸至與合并邊界的最高點齊平的位置的第一子區域；自與合并邊界的最高點齊平的位置延伸至與合并邊界的最低點齊平的位置的第二子區域；以及自與合并邊界的最低點齊平的位置延伸至與第四外延源極/漏極區域的最低點齊平的位置的第三子區域。