[發(fā)明專利]SPI系統(tǒng)自動(dòng)讀取數(shù)據(jù)的控制方法及SPI系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202110659540.0
• 申請日: 2021-06-15
• 公開（公告）號: CN113419985A
• 公開（公告）日: 2021-09-21
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請（專利權(quán)）人: 珠海市一微半導(dǎo)體有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種SPI系統(tǒng)自動(dòng)讀取數(shù)據(jù)的控制方法，其特征在于，該方法包括以下步驟：

S1：SPI系統(tǒng)判斷SPI總使能位開啟且配置接收數(shù)據(jù)總量符合要求，則進(jìn)行數(shù)據(jù)讀取；

S2：SPI系統(tǒng)往TX FIFO里填充數(shù)據(jù)，來將數(shù)據(jù)讀取到RX FIFO中，并記錄已接收數(shù)據(jù)總量；

S3：SPI系統(tǒng)比較已接收數(shù)據(jù)總量和配置接收數(shù)據(jù)總量，來判斷繼續(xù)執(zhí)行步驟S2還是結(jié)束工作。

2.根據(jù)權(quán)利要求1所述的SPI系統(tǒng)自動(dòng)讀取數(shù)據(jù)的控制方法，其特征在于，步驟S1中，SPI系統(tǒng)在讀取數(shù)據(jù)前，會預(yù)先配置接收RX FIFO水位中斷觸發(fā)值和配置接收數(shù)據(jù)總量。

3.根據(jù)權(quán)利要求1所述的SPI系統(tǒng)自動(dòng)讀取數(shù)據(jù)的控制方法，其特征在于，步驟S1中，配置接收數(shù)據(jù)總量符合要求為：配置接收數(shù)據(jù)總量不為零。

4.根據(jù)權(quán)利要求1所述的SPI系統(tǒng)自動(dòng)讀取數(shù)據(jù)的控制方法，其特征在于，步驟S2中，SPI系統(tǒng)自動(dòng)往TX FIFO里填充數(shù)據(jù)后，發(fā)出一組時(shí)鐘信號，使SPI系統(tǒng)將數(shù)據(jù)讀取到RXFIFO。

5.根據(jù)權(quán)利要求4所述的SPI系統(tǒng)自動(dòng)讀取數(shù)據(jù)的控制方法，其特征在于，SPI系統(tǒng)每讀取設(shè)定容量的數(shù)據(jù)到RX FIFO中后，會產(chǎn)生RX FIFO水位觸發(fā)中斷，通知CPU搬運(yùn)RX FIFO中的數(shù)據(jù)。

6.根據(jù)權(quán)利要求1所述的SPI系統(tǒng)自動(dòng)讀取數(shù)據(jù)的控制方法，其特征在于，步驟S2中，SPI系統(tǒng)在讀取數(shù)據(jù)后，會判斷RX FIFO中的數(shù)據(jù)是否已滿，若RX FIFO中的數(shù)據(jù)已滿，則觸發(fā)保護(hù)機(jī)制。

7.根據(jù)權(quán)利要求5或6所述的SPI系統(tǒng)自動(dòng)讀取數(shù)據(jù)的控制方法，其特征在于，所述保護(hù)機(jī)制包括以下步驟：SPI系統(tǒng)暫停自動(dòng)讀取功能并進(jìn)入等待狀態(tài)，直至RX FIFO中的數(shù)據(jù)被CPU搬運(yùn)后，使RX FIFO處于非滿狀態(tài)，再次執(zhí)行步驟S2。

8.根據(jù)權(quán)利要求1所述的SPI系統(tǒng)自動(dòng)讀取數(shù)據(jù)的控制方法，其特征在于，步驟S2中，SPI系統(tǒng)記錄已接收數(shù)據(jù)總量包括以下步驟：SPI系統(tǒng)每接收一次數(shù)據(jù)，已接收數(shù)據(jù)總量則加一。

9.根據(jù)權(quán)利要求1所述的SPI系統(tǒng)自動(dòng)讀取數(shù)據(jù)的控制方法，其特征在于，步驟S3中，若已接收數(shù)據(jù)總量小于配置接收數(shù)據(jù)總量，則SPI系統(tǒng)再次執(zhí)行步驟S2；若已接收數(shù)據(jù)總量等于配置接收數(shù)據(jù)總量，則SPI系統(tǒng)結(jié)束工作。

10.一種SPI系統(tǒng)，其特征在于，該SPI系統(tǒng)執(zhí)行權(quán)利要求1至9中任一項(xiàng)所述的SPI系統(tǒng)自動(dòng)讀取數(shù)據(jù)的控制方法，所述SPI系統(tǒng)包括通信連接的SPI控制器和CPU，所述SPI控制器包括RX FIFO和TX FIFO，所述RX FIFO用于存放讀取到的數(shù)據(jù)，所述TX FIFO用于存放發(fā)送的數(shù)據(jù)，所述CPU用于搬運(yùn)RX FIFO中的數(shù)據(jù)。