[發明專利]一種糾刪處理系統、方法及分布式存儲系統

在審

• 申請號: 202110656854.5
• 申請日: 2021-06-11
• 公開（公告）號: CN113360264A
• 公開（公告）日: 2021-09-07
• 發明（設計）人: 王明明;張磊;吳睿振;王凜
• 申請（專利權）人: 山東云海國創云計算裝備產業創新中心有限公司
• 主分類號: G06F9/48
• 分類號: G06F9/48;G06F9/50;G06F11/10
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 孫曉紅

本申請公開了一種糾刪處理系統、方法及分布式存儲系統，其中，糾刪處理系統包括糾刪處理載體、設置在糾刪處理載體上的任務調度器及任務處理器，任務調度器上設有任務接收接口，其中：任務調度器，用于利用任務接收接口接收糾刪任務請求，對糾刪任務請求進行解析，得到數據信息、矩陣信息和配置信息；任務處理器，用于根據數據信息調入輸入數據，根據矩陣信息調入糾刪矩陣，根據輸入數據、糾刪矩陣及配置信息進行糾刪計算，得到輸出數據，并根據配置信息輸出輸出數據。本申請公開的上述技術方案，通過設置在糾刪處理載體上的任務調度器和任務處理器實現利用硬件結構進行糾刪處理，從而降低糾刪處理對CPU計算資源的占用，降低CPU的開銷。

技術領域

本申請涉及分布式存儲技術領域，更具體地說，涉及一種糾刪處理系統、方法及分布式存儲系統。

背景技術

由于糾刪碼技術在防止數據丟失方面取得了較好的效果，因此，被引入存儲領域。糾刪碼的種類眾多，在實際存儲系統中較常見的有應用在分布式環境下的RS碼(Reed-Solomon Code，里徳所羅門碼)。

目前，在分布式存儲中，對基于RS糾刪碼的編碼和解碼，大都使用如intel(英特爾)的ISA(Instruction Set Architecture，指令基體系架構)、Jerasure2.0(一個基于C的支持存儲應用中糾刪碼的類庫)等開源軟件的解決方案，即在CPU(central processingunit，中央處理器)上運行RS相關的軟件進行糾刪的編碼、解碼，但是，這種實現方式會占用比較多的CPU計算資源，增大CPU開銷。

綜上所述，如何降低糾刪對CPU計算資源的占用，是目前本領域技術人員亟待解決的技術問題。

發明內容

有鑒于此，本申請的目的是提供一種糾刪處理系統、方法及分布式存儲系統，用于降低糾刪對CPU計算資源的占用。

為了實現上述目的，本申請提供如下技術方案：

一種糾刪處理系統，包括糾刪處理載體、設置在所述糾刪處理載體上的任務調度器及任務處理器，所述任務調度器上設有任務接收接口，其中：

所述任務調度器，用于利用所述任務接收接口接收糾刪任務請求，對所述糾刪任務請求進行解析，得到數據信息、矩陣信息和配置信息；

所述任務處理器，用于根據所述數據信息調入輸入數據，根據所述矩陣信息調入糾刪矩陣，根據所述輸入數據、所述糾刪矩陣及所述配置信息進行糾刪計算，得到輸出數據，并根據所述配置信息輸出所述輸出數據。

優選的，所述任務處理器包括：

輸入數據調度電路，用于根據所述數據信息調入所述輸入數據，并將所述輸入數據發送至與所述糾刪任務請求對應數量個目標處理電路；

矩陣調度電路，用于根據所述矩陣信息調入所述糾刪矩陣，并將所述糾刪矩陣發送至所述目標處理電路；

配置調度電路，用于將所述配置信息發送至所述目標處理電路及與所述目標處理電路一一對應連接的目標輸出數據調度電路；

N個處理電路；所述處理電路中的所述目標處理電路，用于根據所述輸入數據、所述糾刪矩陣及所述配置信息進行糾刪計算，N≥1；

N個輸出數據調度電路；所述輸出數據調度電路中的所述目標輸出數據調度電路，用于根據所述配置信息輸出所述輸出數據。

優選的，所述目標輸出數據調度電路還用于對所述目標處理電路輸出計算結果的次數進行計數，當所述目標處理電路輸出所述計算結果的次數和任務期望次數一致時，向所述任務調度器發送任務結束的通知。

優選的，所述任務調度器，還用于在接收到任務結束的通知后，發出任務結束提示。