[發明專利]無人機飛行控制計算機評估系統

有效

• 申請號: 202110654681.3
• 申請日: 2021-06-11
• 公開（公告）號: CN113341814B
• 公開（公告）日: 2022-08-23
• 發明（設計）人: 許永輝;孫超;孟若彤
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 北京慕達星云知識產權代理事務所(特殊普通合伙) 11465
• 代理人: 符繼超

1.一種無人機飛行控制計算機評估系統，其特征在于，包括主處理器、協議解析單元A、協議解析單元B以及光模塊；其中，

所述光模塊用于收發鏈路信號，并完成光電信號轉變；

協議解析單元A采用協議芯片作為控制器實現電信號FC-AE-1553傳輸協議解析；所述協議芯片包括EMIF接口、SPI接口及PCIe接口，均與主處理器相連；其中，

通過EMIF接口實現對協議芯片的狀態配置和數據收發，接口信號包括地址線、數據線、字節使能、時鐘信號、片選信號與讀寫信號；

通過SPI接口實現主處理器對協議芯片內部寄存器的讀寫和數據收發；主處理器通過GPIO模擬實現SPI接口對接，在使用SPI接口時，EMIF接口配置為異步模式；

通過PCIe接口實現寄存器讀寫和數據收發；在使用PCIe接口時，EMIF接口需配置為異步模式；

協議解析單元B選取帶有GTX收發器接口的FPGA作為總線協議實現電信號FC-AE-1553傳輸協議解析；

所述主處理器用于獲取協議解析后的無人機飛行控制數據進行數據運算。

2.根據權利要求1所述的無人機飛行控制計算機評估系統，其特征在于，所述主處理器采用DSP，所述協議芯片和所述FPGA均通過EMIF接口與DSP相連。

3.根據權利要求1所述的無人機飛行控制計算機評估系統，其特征在于，所述FPGA的時鐘電路包括：連接到FPGA片內全局時鐘管理資源的系統時鐘，以及GTX收發器中Serdes控制器需求的差分時鐘。

4.根據權利要求1所述的無人機飛行控制計算機評估系統，其特征在于，所述FPGA通過EMIF接口進行主處理器的電源上電順序控制和復位控制。

5.根據權利要求1所述的無人機飛行控制計算機評估系統，其特征在于，所述協議芯片的時鐘電路包括：系統時鐘，FC_PHY模塊差分時鐘以及PCIe PHY模塊差分時鐘；其中，

PCIe PHY模塊差分時鐘與DSP的PCIe時鐘接口同源，通過時鐘發生器內部PLL對參考時鐘做倍頻處理，產生兩路100MHz的差分時鐘，分別連接至主處理器及協議芯片的PCIE參考時鐘輸入；

系統時鐘的參考電平為VDDIO電平，FC_PHY模塊差分時鐘采用25MHz差分晶振輸入作為外部參考時鐘。

6.根據權利要求1所述的無人機飛行控制計算機評估系統，其特征在于，所述協議芯片通過一路雙冗余網線網絡高速串行接口與光模塊相連實現協議通信。

7.根據權利要求1所述的無人機飛行控制計算機評估系統，其特征在于，所述光模塊采用單纖雙向收發一體模塊，連接無人機飛行控制光纖網絡。