[發明專利]一種高線性度的中頻緩沖電路及緩沖器

有效

• 申請號: 202110652611.4
• 申請日: 2021-06-11
• 公開（公告）號: CN113364438B
• 公開（公告）日: 2023-07-25
• 發明（設計）人: 楊峰;惲廷華;孫文
• 申請（專利權）人: 上海川土微電子有限公司
• 主分類號: H03K17/0812
• 分類號: H03K17/0812;H03K17/16
• 代理公司: 北京清大紫荊知識產權代理有限公司 11718
• 代理人: 李思瓊;馮振華

1.一種高線性度的中頻緩沖電路，其特征在于，包括：第一緩沖支路、第二緩沖支路和輸出電感負載，所述第一緩沖支路包括PMOS支路電流拷貝單元、第一DC偏置電路、PMOS支路差分輸入電路，所述第二緩沖支路包括NMOS支路電流拷貝單元、第二DC偏置電路、NMOS支路差分輸入電路；

所述PMOS支路的電流拷貝單元和所述NMOS支路電流拷貝單元均連接在固定電源端和地之間，用于將產生的電流拷貝后分別輸出到所述PMOS支路差分輸入電路和所述NMOS支路差分輸入電路，所述PMOS支路的電流拷貝單元和所述NMOS支路電流拷貝單元中均設置可調電流源，用于控制所述第一緩沖支路和第二緩沖支路的電流；

所述第一DC偏置電路和第二DC偏置電路分別用于為所述第一緩沖支路和第二緩沖支路形成DC偏置網絡；

所述PMOS支路差分輸入電路和NMOS支路差分輸入電路連通，通過調節所述可調電流源，使所述PMOS支路差分輸入電路和NMOS支路差分輸入電路中MOS管產生的跨導在連通處疊加，跨導的非線性在連通處相互抵消。

2.根據權利要求1所述的高線性度的中頻緩沖電路，其特征在于，所述PMOS支路電流拷貝單元包括第二可調電流源、第十一PMOS管和第十二PMOS管，所述第二可調電流源的下端連接到地，上端連接到所述第十二PMOS管的柵極和漏極，所述第十二PMOS管的源極連接到所述第十一PMOS管的柵極和漏極，第十一PMOS管的源極連接到固定電源端。

3.根據權利要求2所述的高線性度的中頻緩沖電路，其特征在于，所述NMOS支路電流拷貝單元包括第一可調電流源、第五NMOS管和第六NMOS管，所述第一可調電流源的上端連接到固定電源端，下端連接到所述第六NMOS管的柵極和漏極，所述第六NMOS管的源極連接到所述第五NMOS管的柵極和漏極，第五NMOS管的源極連接到地。

4.根據權利要求3所述的高線性度的中頻緩沖電路，其特征在于，所述第一DC偏置電路包括第五電容、第六電容、第三電阻和第四電阻，

所述第五電容的下極板連接所述第三電阻的下端，所述第三電阻的上端連接第所述十一PMOS管的柵極；所述第六電容的下極板連接所述第四電阻的下端，所述第四電阻的上端連接第所述十一PMOS管的柵極。

5.根據權利要求4所述的高線性度的中頻緩沖電路，其特征在于，所述第二DC偏置電路包括第一電容、第二電容、第一電阻和第二電阻；

所述第一電容的上極板連接輸入信號，下極板連接所述第一電阻的上端和所述第五電容的上極板，所述第一電阻的下端連接所述第五NMOS管的柵極；所述第二電容的上極板連接輸入信號，下極板連接所述第二電阻的上端和所述第六電容的上極板，所述第二電阻的下端連接所述第五NMOS管的柵極。

6.根據權利要求5所述的高線性度的中頻緩沖電路，其特征在于，所述PMOS支路差分輸入電路包括第七PMOS管、第八PMOS管、第九PMOS管和第十PMOS管；

所述第七PMOS管的柵極連接所述第五電容的下極板，第七PMOS管的源極連接到固定電源端，第七PMOS管的漏極連接所述第九PMOS管的源極，第九PMOS管的柵極連接所述第十二PMOS管的柵極；

所述第八PMOS管的柵極連接所述第六電容的下極板，第八PMOS管的源極連接到固定電源端，第八PMOS管的漏極連接所述第十PMOS管的源極，第十PMOS管的柵極連接所述第十二PMOS管的柵極。

7.根據權利要求6所述的高線性度的中頻緩沖電路，其特征在于，所述NMOS支路差分輸入電路包括第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；

所述第一NMOS管柵極連接所述第一電容的下極板，第一NMOS管的源極連接到地，第一NMOS管的漏極連接所述第三NMOS管的源極和所述第九PMOS管的漏極，所述第三NMOS管的柵極連接所述第六NMOS管的柵極；

所述第二NMOS管柵極連接所述第二電容的下極板，第二NMOS管的源極連接到地，第二NMOS管的漏極連接所述第四NMOS管的源極和所述第十PMOS管的漏極，所述第四NMOS管的柵極連接所述第六NMOS管的柵極。