[發(fā)明專利]一種高線性跨導電路

有效

• 申請?zhí)枺?/td>: 202110652595.9
• 申請日: 2021-06-11
• 公開（公告）號: CN113328710B
• 公開（公告）日: 2023-09-12
• 發(fā)明（設(shè)計）人: 孫文;惲廷華;楊峰
• 申請（專利權(quán)）人: 上海川土微電子有限公司
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 北京清大紫荊知識產(chǎn)權(quán)代理有限公司 11718
• 代理人: 李思瓊;馮振華

1.一種高線性跨導電路，其特征在于，包括：

差分輸入級電路，包括一組差分輸入對管，將輸入電壓信號轉(zhuǎn)換成電流信號；

IM₂注入電路，用于實現(xiàn)IM₂的直流耦合注入；包括第一PMOS晶體管M4、第二PMOS晶體管M5、第三PMOS晶體管M7和第一電阻R1，第一PMOS晶體管M4和第二PMOS晶體管M5的源極接電源，漏極短接后輸出電壓Vg1到所述差分輸入級電路；第一電阻R1一端接電壓Vg1，另一端接地；第三PMOS晶體管M7為電流源，其源極接電源，漏極接電壓Vg1；

反饋回路，用于形成負反饋，包括第四PMOS晶體管M6、第五PMOS晶體管M8、第二電阻R2、和運算放大器OP，所述第五PMOS晶體管M8的源極接電源，第五PMOS晶體管M8的柵極和所述第三PMOS晶體管M7的柵極均受運算放大器OP的輸出控制，第四PMOS晶體管M6的源極接電源，柵極接電壓Vg3，第四PMOS晶體管M6和第五PMOS晶體管M8的漏極短接輸出電壓Vg2到運算放大器OP的輸入正端，運算放大器OP的輸入負端接偏置電壓Vb1，所述第二電阻R2一端接電壓Vg2，另一端接地。

2.根據(jù)權(quán)利要求1所述的高線性跨導電路，其特征在于，所述差分輸入級電路包括第一差分輸入對管M1、第二差分輸入對管M2、尾電流管M3，輸入信號RFP和RFN進入第一差分輸入對管M1和第二差分輸入對管M2的柵極，輸出為第一差分輸入對管M1和第二差分輸入對管M2的漏極，第一差分輸入對管M1和第二差分輸入對管M2的源極短接，并連接到尾電流管M3的漏極，尾電流管M3的柵極接所述第一PMOS晶體管M4和第二PMOS晶體管M5的漏極。

3.根據(jù)權(quán)利要求1所述的高線性跨導電路，其特征在于，所述差分輸入級電路包括第一差分輸入對管M1和第二差分輸入對管M2，輸入信號RFP和RFN通過第一差分輸入對管M1和第二差分輸入對管M2的源極輸入，第一差分輸入對管M1和第二差分輸入對管M2的柵極接所述第一PMOS晶體管M4和第二PMOS晶體管M5的漏極。

4.根據(jù)權(quán)利要求2或3所述的高線性跨導電路，其特征在于，所述第一差分輸入對管M1、第二差分輸入對管M2為NMOS晶體管。

5.根據(jù)權(quán)利要求4所述的高線性跨導電路，其特征在于，所述IM₂注入電路還包括第一電容C1和第二電容C2，輸入信號RFP和RFN通過所述第一電容C1和第二電容C2分別交流耦合到所述第一PMOS晶體管M4和第二PMOS晶體管M5的柵極。

6.根據(jù)權(quán)利要求5所述的高線性跨導電路，其特征在于，所述IM₂注入電路還包括第三電阻R3和第四電阻R4，電壓Vg3通過第三電阻R3和第四電阻R4分別加到所述第一PMOS晶體管M4和第二PMOS晶體管M5的柵極,為第一PMOS晶體管M4和第二PMOS晶體管M5提供直流偏置電壓。

7.根據(jù)權(quán)利要求6所述的高線性跨導電路，其特征在于，所述第五PMOS晶體管M8和所述第三PMOS晶體管M7的尺寸相同。

8.根據(jù)權(quán)利要求7所述的高線性跨導電路，其特征在于，第四PMOS晶體管M6的尺寸是第一PMOS晶體管M4和第二PMOS晶體管M5的兩倍。

9.根據(jù)權(quán)利要求8所述的高線性跨導電路，其特征在于，所述第一電阻R1的阻值和所述第二電阻R2的阻值相同。