[發(fā)明專利]一種基于RNS動態(tài)范圍擴展FFT系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202110652492.2
• 申請日: 2021-06-11
• 公開（公告）號: CN113378110A
• 公開（公告）日: 2021-09-10
• 發(fā)明（設(shè)計）人: 盧有亮;羅建平;唐豪;鄭偉生;張哲;周小琴
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: G06F17/14
• 分類號: G06F17/14;G06F7/72
• 代理公司: 成都虹盛匯泉專利代理有限公司 51268
• 代理人: 王偉

本發(fā)明公開一種基于RNS動態(tài)范圍擴展FFT系統(tǒng)，應(yīng)用于數(shù)字電路設(shè)計優(yōu)化領(lǐng)域，針對現(xiàn)有的FFT算法不可避免的復(fù)雜乘法器的問題；本發(fā)明的基于RNS的FFT系統(tǒng)，包括：前向轉(zhuǎn)換單元、運算單元、后向轉(zhuǎn)換單元；所述前向轉(zhuǎn)換單元基于確定的余數(shù)基將二進制數(shù)轉(zhuǎn)化為余數(shù)域；運算單元采用與余數(shù)基模數(shù)相等數(shù)量的蝶形運算通道，每個并行通道進行獨立的模加模乘運算，后向轉(zhuǎn)換單元將運算單元的輸出結(jié)果轉(zhuǎn)換至二進制數(shù)域，采用本發(fā)明的FFT系統(tǒng)不僅可以降低系統(tǒng)電路的電路面積而且可以減少資源的占用。

技術(shù)領(lǐng)域

本發(fā)明屬于數(shù)字電路和信號處理領(lǐng)域，特別涉及一種FFT系統(tǒng)電路優(yōu)化設(shè)計技術(shù)。

背景技術(shù)

隨著人工智能、大數(shù)據(jù)、超大規(guī)模集成電路(Very Large Scale IntegrationCircuit，VLSI)等技術(shù)領(lǐng)域的快速發(fā)展，基于計算機視覺的目標(biāo)檢測識別與跟蹤技術(shù)的實現(xiàn)，也已逐漸進入到社會生活的各個領(lǐng)域，其重要性和經(jīng)濟性也日益凸顯，在不管單目標(biāo)還是多目標(biāo)運動目標(biāo)跟蹤任務(wù)中，跟蹤任務(wù)都是一項復(fù)雜且具有挑戰(zhàn)性的工作，但是在相關(guān)濾波跟蹤算法設(shè)計實現(xiàn)中，由于FFT計算模塊的乘加運算以及不可避免的復(fù)數(shù)乘法運算，使得復(fù)雜乘法器LUTs數(shù)量的使用成為瓶頸問題，于是優(yōu)化電路減少LUTs的數(shù)量是必不可少的。

快速傅里葉變換(FFT)是一種計算離散傅里葉變換(DFT)的算法，F(xiàn)FT的基本思想是由Cooley和Tukey在1965年提出的。在現(xiàn)代信號和數(shù)字圖像處理中常用來獲取信號的頻域特性。然而傳統(tǒng)的DFT算法計算量大，耗時長，不利于硬件平臺實時對信號進行處理。快速傅里葉變換(FFT)就是一種DFT的高效算法，核心思想就是對離散傅里葉變換算法改進獲得的。在相關(guān)濾波目標(biāo)跟蹤算法實現(xiàn)中，F(xiàn)FT算法是我們執(zhí)行圖像處理過程中提取關(guān)鍵信息，識別跟蹤等環(huán)節(jié)非常重要運算單元，因此針對此算法進行結(jié)構(gòu)級的優(yōu)化至關(guān)重要。

發(fā)明內(nèi)容

為解決上述技術(shù)問題，本發(fā)明提出一種基于RNS動態(tài)范圍擴展FFT系統(tǒng)。

本發(fā)明采用的技術(shù)方案為：一種基于RNS動態(tài)范圍擴展FFT系統(tǒng)，包括：前向轉(zhuǎn)換單元、運算單元、后向轉(zhuǎn)換單元；所述前向轉(zhuǎn)換單元基于確定的余數(shù)基將二進制數(shù)轉(zhuǎn)化為余數(shù)；運算單元采用蝶形級聯(lián)運算對余數(shù)進行計算，后向轉(zhuǎn)換單元將運算單元的輸出結(jié)果轉(zhuǎn)換至二進制數(shù)域。

還包括RNS2RNS轉(zhuǎn)換器，用于擴大余數(shù)基的動態(tài)范圍。

將RNS2RNS轉(zhuǎn)換器分解為RNS2Bin轉(zhuǎn)換器和Bin2RNS轉(zhuǎn)換器。

所述前向轉(zhuǎn)換單元基于余數(shù)基中模的個數(shù)將輸入的二進制數(shù)拆分為多個獨立通道數(shù)據(jù)，獨立通道個數(shù)與余數(shù)基中模的個數(shù)相等。

在這多個并行通道內(nèi)的多個余數(shù)基上并行執(zhí)行乘法、加法和減法基本運算。

處理的數(shù)字圖像的像素值均為正值。

所述蝶行級聯(lián)運算中的每級通道數(shù)與余數(shù)基中模的個數(shù)相等。

本發(fā)明的有益效果：本發(fā)明將余數(shù)基動態(tài)范圍逐步增大，在實現(xiàn)同樣的模加/乘運算時，可以通過功能分解來減少邏輯資源使用的數(shù)量；相比于傳統(tǒng)常用的二進制算法減少了FPGA中LUTs的數(shù)量，本發(fā)明實現(xiàn)將輸入的二進制數(shù)值轉(zhuǎn)換為余數(shù)數(shù)值表征，隨后利用融入余數(shù)系統(tǒng)的FFT算法對數(shù)據(jù)進行處理，最后將余數(shù)數(shù)值轉(zhuǎn)換回二進制數(shù)值，實現(xiàn)的FFT系統(tǒng)具有硬件資源消耗少、關(guān)鍵路徑延遲低等優(yōu)點。采用本發(fā)明的系統(tǒng)可以減少FFT算法實現(xiàn)的邏輯資源占用，不僅可以降低系統(tǒng)電路的功率損耗而且可以降低關(guān)鍵路徑的延時。

附圖說明

圖1所示是16點基-4中一個4點序列DFT蝶形運算示意圖；

圖2所示是基于余數(shù)系統(tǒng)計算的FFT算法實現(xiàn)的示意圖；

圖3所示是基于余數(shù)系統(tǒng)模mi的FFT蝶行運算單元示意圖；

圖4所示是基于RNS的FFT插入RNS2RNS轉(zhuǎn)換電路示意圖；