[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其形成方法在審
| 申請?zhí)枺?/td> | 202110651854.6 | 申請日: | 2021-06-11 |
| 公開(公告)號: | CN113745164A | 公開(公告)日: | 2021-12-03 |
| 發(fā)明(設(shè)計(jì))人: | 林琨祐;林恩平;葛育菱;廖志騰 | 申請(專利權(quán))人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/8238 | 分類號: | H01L21/8238;H01L27/092 |
| 代理公司: | 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409 | 代理人: | 章社杲;李偉 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體 結(jié)構(gòu) 及其 形成 方法 | ||
方法包括:提供具有第一半導(dǎo)體材料的襯底;創(chuàng)建覆蓋襯底的nFET區(qū)域的掩模;蝕刻襯底的pFET區(qū)域以形成溝槽;在溝槽中外延生長第二半導(dǎo)體材料,其中,第二半導(dǎo)體材料與第一半導(dǎo)體材料不同;以及圖案化nFET區(qū)域和pFET區(qū)域,以在nFET區(qū)域中產(chǎn)生第一鰭,并且在pFET區(qū)域中產(chǎn)生第二鰭,其中,第一鰭包括第一半導(dǎo)體材料,并且第二鰭包括位于底部上方的頂部,其中,頂部包括第二半導(dǎo)體材料,并且底部包括第一半導(dǎo)體材料。本申請的實(shí)施例還涉及半導(dǎo)體器件及其形成方法。
技術(shù)領(lǐng)域
本申請的實(shí)施例涉及半導(dǎo)體結(jié)構(gòu)及其形成方法。
背景技術(shù)
電子工業(yè)對更小且更快的電子器件的需求日益增長,這些電子器件同時能夠支持更多日益復(fù)雜和精密的功能。為了滿足這些需求,集成電路(IC)工業(yè)中存在制造低成本、高性能和低功耗IC的持續(xù)趨勢。迄今為止,這些目標(biāo)已經(jīng)在很大程度上通過減小IC尺寸(例如,最小IC部件尺寸)來實(shí)現(xiàn),從而提高生產(chǎn)效率并且降低相關(guān)成本。但是,這種縮放也增加了IC制造工藝的復(fù)雜性。因此,實(shí)現(xiàn)IC器件及其性能的持續(xù)進(jìn)步需要IC制造工藝和技術(shù)中的類似進(jìn)步。
已經(jīng)引入FinFET器件以增加?xùn)艠O-溝道耦接、減小截止?fàn)顟B(tài)電流并且減小平面晶體管上方的短溝道效應(yīng)(SCE)。隨著器件縮小規(guī)模的繼續(xù),諸如接近5nm和3nm工藝節(jié)點(diǎn),基于硅的傳統(tǒng)FinFET也接近其性能限制。例如,極緊湊的柵極尺寸和極小的器件體積使用于性能的摻雜和應(yīng)變工程對于FinFET器件非常具有挑戰(zhàn)性。迫切期望改善FinFET制造。
發(fā)明內(nèi)容
本申請的一些實(shí)施例提供了一種形成半導(dǎo)體結(jié)構(gòu)的方法,包括:提供具有第一半導(dǎo)體材料的襯底;創(chuàng)建覆蓋所述襯底的nFET區(qū)域的掩模;蝕刻所述襯底的pFET區(qū)域以形成溝槽;在所述溝槽中外延生長第二半導(dǎo)體材料,其中,所述第二半導(dǎo)體材料與所述第一半導(dǎo)體材料不同;以及圖案化所述nFET區(qū)域和所述pFET區(qū)域,以在所述nFET區(qū)域中產(chǎn)生第一鰭,并且在所述pFET區(qū)域中產(chǎn)生第二鰭,其中,所述第一鰭包括所述第一半導(dǎo)體材料,并且所述第二鰭包括位于底部上方的頂部,其中,所述頂部包括所述第二半導(dǎo)體材料,并且所述底部包括所述第一半導(dǎo)體材料。
本申請的另一些實(shí)施例提供了一種半導(dǎo)體結(jié)構(gòu),包括:襯底;第一鰭,從所述襯底延伸;以及第二鰭,從所述襯底延伸,其中,所述第二鰭包括位于底部上方的頂部,所述第一鰭和所述第二鰭的所述底部包括晶體硅,所述第二鰭的所述頂部包括具有比硅高的電荷載流子遷移率的半導(dǎo)體材料,所述第二鰭的頂面和所述第一鰭的頂面基本共面,并且所述第二鰭的所述底部比所述第一鰭向所述襯底延伸更深。
本申請的又一些實(shí)施例提供了一種半導(dǎo)體結(jié)構(gòu),包括:襯底;兩個第一鰭,彼此相鄰并且從所述襯底的第一區(qū)域延伸;兩個第二鰭,彼此相鄰并且從所述襯底的第二區(qū)域延伸;以及隔離結(jié)構(gòu),位于所述襯底上方并且與所述第一鰭和所述第二鰭相鄰,其中,所述第二鰭的每個包括位于底部上方的頂部,所述第一鰭和所述第二鰭的所述底部包括晶體硅,所述第二鰭的所述頂部包括硅鍺,所述第二鰭的頂面和所述第一鰭的頂面基本共面,所述第二鰭的每個比所述第一鰭高。
附圖說明
當(dāng)結(jié)合附圖進(jìn)行閱讀時,從以下詳細(xì)描述可最佳理解本發(fā)明。需要強(qiáng)調(diào),根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐,各個部件未按比例繪制,僅用于說明的目的。實(shí)際上,為了清楚的討論,各個部件的尺寸可以任意地增大或減小。
圖1A和圖1B示出了根據(jù)本發(fā)明的各個方面的形成半導(dǎo)體器件的方法的流程圖。
圖2A、圖3、圖4、圖5A、圖5B、圖5C、圖6、圖7、圖9B、圖10和圖11示出了根據(jù)一些實(shí)施例的在根據(jù)圖1A至圖1B的方法的實(shí)施例的制造的中間步驟中的半導(dǎo)體器件的部分的截面圖。
圖2B示出了根據(jù)一些實(shí)施例的半導(dǎo)體器件的部分的頂視圖。
圖8和圖9A示出了根據(jù)一些實(shí)施例的半導(dǎo)體器件的部分的立體圖。
具體實(shí)施方式
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺灣積體電路制造股份有限公司,未經(jīng)臺灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110651854.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





