[發明專利]半導體裝置

在審

• 申請號: 202110650906.8
• 申請日: 2021-06-11
• 公開（公告）號: CN114203682A
• 公開（公告）日: 2022-03-18
• 發明（設計）人: 平川達也
• 申請（專利權）人: 株式會社東芝;東芝電子元件及存儲裝置株式會社
• 主分類號: H01L25/07
• 分類號: H01L25/07;H03K17/08
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉英華

實施方式的半導體裝置具備：絕緣基板、第一主端子、第二主端子、輸出端子、與第一主端子連接的第一金屬層、與第二主端子連接的第二金屬層、位于第一金屬層與第二金屬層之間且與輸出端子連接的第三金屬層、設置于第一金屬層之上的第一半導體芯片及第二半導體芯片、設置于第三金屬層之上的第三半導體芯片及第四半導體芯片、及第二金屬層之上的導電性部件。并且，第二金屬層包含狹縫。導電性部件設置于第二金屬層的端部與狹縫之間。

相關申請

本申請享受以日本專利申請2020-157060號(申請日：2020年9月18日)為基礎申請的優先權。本申請通過參考此基礎申請包括基礎申請的全部內容。

技術領域

實施方式主要涉及半導體裝置。

背景技術

在功率半導體模塊中，例如，在金屬基底之上，將絕緣基板夾在中間而安裝功率半導體芯片。功率半導體芯片例如是金屬氧化物場效應晶體管(MOSFET)。在功率半導體模塊中，為了實現低功耗化，期望降低開關時間，降低開關損耗。另外，在功率半導體模塊中，期望降低電流路徑的電阻，降低穩態損耗。

發明內容

實施方式提供一種能夠降低開關損耗及穩態損耗的半導體裝置。

實施方式的半導體裝置具備：絕緣基板，具有一端和與所述一端相反側的另一端；第一主端子，設置于所述一端側；第二主端子，設置于所述一端側；輸出端子，設置于所述另一端側；第一金屬層，設置于所述絕緣基板之上，具有第一區域，在所述第一區域與所述第一主端子電連接；第二金屬層，設置于所述絕緣基板之上，具有第二區域、第三區域和第四區域，在所述第二區域與所述第二主端子電連接；第三金屬層，設置于所述絕緣基板之上，位于所述第一金屬層與所述第二金屬層之間，具有第五區域、第六區域和第七區域，在所述第七區域與所述輸出端子電連接；第一半導體芯片，包含第一上部電極、第一下部電極和第一柵極電極，設置于所述第一金屬層之上，所述第一上部電極與所述第五區域電連接，所述第一下部電極與所述第一金屬層電連接；第二半導體芯片，包含第二上部電極、第二下部電極和第二柵極電極，設置于所述第一金屬層之上，所述第二上部電極與所述第六區域電連接，所述第二下部電極與所述第一金屬層電連接，與所述第一半導體芯片相比距所述第一區域的距離遠；第三半導體芯片，包含第三上部電極、第三下部電極和第三柵極電極，設置于所述第三金屬層之上，所述第三上部電極與所述第三區域電連接，所述第三下部電極與所述第三金屬層電連接；第四半導體芯片，包含第四上部電極、第四下部電極和第四柵極電極，設置于所述第三金屬層之上，所述第四上部電極與所述第四區域電連接，所述第四下部電極與所述第三金屬層電連接，與所述第三半導體芯片相比距所述第五區域的距離遠；以及導電性部件，至少所述第二主端子側的第一部分和所述輸出端子側的第二部分與所述第二金屬層電連接，所述第二金屬層具有與所述第三金屬層相對置一側的第一端部和與所述第一端部相反側的第二端部，所述第二金屬層包括位于所述第三區域與所述第二端部之間的狹縫，所述導電性部件設置于所述狹縫與所述第一端部之間、以及所述狹縫與所述第二端部之間的至少任一個位置。

附圖說明

圖1是第一實施方式的半導體裝置的示意俯視圖。

圖2是第一實施方式的半導體裝置的示意剖視圖。

圖3是第一實施方式的半導體裝置的示意剖視圖。

圖4是第一實施方式的半導體裝置的等效電路圖。

圖5A、圖5B是第一實施方式的半導體裝置的導電性部件的示意圖。

圖6是比較例的半導體裝置的示意俯視圖。

圖7是第二實施方式的半導體裝置的示意俯視圖。

圖8A、圖8B是第二實施方式的半導體裝置的導電性部件的示意圖。

圖9是第三實施方式的半導體裝置的示意俯視圖。