[發明專利]一種相控陣雷達的發射采集模塊硬件電路及程序升級方法

在審

• 申請號: 202110648778.3
• 申請日: 2021-06-10
• 公開（公告）號: CN113312077A
• 公開（公告）日: 2021-08-27
• 發明（設計）人: 劉強;吳艷鋒;虞海峰;崔劼;吳維
• 申請（專利權）人: 北京敏視達雷達有限公司
• 主分類號: G06F8/654
• 分類號: G06F8/654
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張建

1.一種相控陣雷達的發射采集模塊硬件電路，其特征在于，所述發射采集模塊硬件電路包括：第一處理器、第二處理器、FLASH存儲器和DDR存儲器；

所述DDR存儲器用于緩存所述第一處理器獲取到的程序數據包，所述程序數據包至少包括第一升級程序數據包、第一出廠程序數據包、第二升級程序數據包和第二出廠程序數據包；

所述FLASH存儲器設置有利用預設數據映射關系劃分的扇區，用于在不同的扇區存儲預先獲取到的第一程序升級狀態置位參數、目標升級程序存放地址數據包、第二程序升級狀態置位參數以及所述DDR存儲器中緩存的所述程序數據包，其中，所述目標升級程序存放地址數據包包括存儲所述第一升級程序數據包的起始地址；

所述第一處理器分別與所述第二處理器、所述FLASH存儲器和所述DDR存儲器相連，所述第一處理器讀取所述FLASH存儲器中的所述第一程序升級狀態置位參數，若所述第一程序升級狀態置位參數指示開啟升級，讀取所述FLASH存儲器中的所述目標升級程序存放地址數據包，并根據所述目標升級程序存放地址數據包中的所述第一升級程序數據包的起始地址，加載所述FLASH存儲器中的所述第一升級程序數據包并運行，在加載完成之后，讀取所述FLASH存儲器中的所述第二程序升級狀態置位參數，若所述第二處理器升級狀態置位參數指示開啟升級，讀取所述FLASH存儲器中的所述第二升級程序數據包，寫入至所述第二處理器中，觸發所述第二處理器運行所述第二升級程序數據包。

2.根據權利要求1所述的發射采集模塊硬件電路，其特征在于，所述第一處理器的第一預置管腳與所述第二處理器的通信管腳相連，所述第一處理器的至少一個第二預置管腳與所述第二處理器的至少一個啟動設置管腳一一相連，所述第一處理器的第三預置管腳與所述第二處理器的復位管腳相連，

所述第一處理器在讀取到所述第二程序升級狀態置位參數為指示開啟升級的情況下，通過所述第一處理器的至少一個第二預置管腳將所述第二處理器的至少一個啟動設置管腳進行程序寫入置位，使所述第二處理器處于程序寫入模式，通過所述第一處理器的第一預置管腳和所述第二處理器的通信管腳將所述第二升級程序數據包寫入至所述第二處理器；

所述第一處理器通過所述第一處理器的至少一個第二預置管腳將所述第二處理器的至少一個啟動設置管腳進行程序啟動置位，使所述第二處理器處于程序啟動模式，通過所述第一處理器的第三預置管腳與所述第二處理器的復位管腳對所述第二處理器復位，以使所述第二處理器在復位后運行所述第二升級程序數據包。

3.根據權利要求1所述的發射采集模塊硬件電路，其特征在于，所述發射采集模塊硬件電路還包括：光纖接口電路，所述第一處理器通過所述光纖接口電路與上位機相連，

所述第一處理器通過所述光纖接口電路獲得所述上位機發送的所述程序數據包，其中，所述光纖接口電路將接收到所述上位機以光信號形式發送的所述程序數據包轉換為差分對數字信號形式的所述程序數據包。

4.根據權利要求1所述的發射采集模塊硬件電路，其特征在于，所述第一處理器與第一LED電路相連，所述第一LED電路用以展示所述第一處理器的運行狀態；

和/或，所述第二處理器與第二LED電路相連，所述第二LED電路用以展示所述第二處理器的運行狀態。

5.一種相控陣雷達的發射采集模塊硬件電路的程序升級方法，其特征在于，應用于權利要求1至4中任一所述的發射采集模塊硬件電路，所述程序升級方法包括：

所述第一處理器獲取所述程序數據包，將所述程序數據包緩存至所述DDR存儲器中，并在緩存完成之后，將所述DDR存儲器中的所述程序數據包存儲至所述FLASH存儲器中；

所述第一處理器讀取所述FLASH存儲器中的所述第一程序升級狀態置位參數，若所述第一程序升級狀態置位參數指示開啟升級，讀取所述FLASH存儲器中的所述目標升級程序存放地址數據包，并根據所述目標升級程序存放地址數據包中的所述第一升級程序數據包的起始地址，加載所述FLASH存儲器中的所述第一升級程序數據包并運行，在加載完成之后，讀取所述FLASH存儲器中的所述第二程序升級狀態置位參數，若所述第二處理器升級狀態置位參數指示開啟升級，讀取所述FLASH存儲器中的所述第二升級程序數據包，寫入至所述第二處理器中，觸發所述第二處理器運行所述第二升級程序數據包。