[發明專利]自制冷半導體電阻器及其制作方法

在審

• 申請號: 202110644408.2
• 申請日: 2021-06-09
• 公開（公告）號: CN115458526A
• 公開（公告）日: 2022-12-09
• 發明（設計）人: 張雄
• 申請（專利權）人: 瀾起科技股份有限公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L21/822;H01L35/32;H01L35/34;H01L23/367;H01L23/38
• 代理公司: 上海一平知識產權代理有限公司 31266
• 代理人: 吳珊;徐迅

本申請涉及半導體技術領域，公開了一種自制冷半導體電阻器及其制作方法，該電阻器包括：位于半導體襯底中的若干個N型阱區和若干個P型阱區，位于每個N型阱區上的第一多晶硅柵極，位于每個P型阱區上的第二多晶硅柵極，及金屬互連層。若干個N型阱區和若干個P型阱區在行方向和列方向上依次交替排布，每個N型阱區中形成N型深摻雜區，每個P型阱區中形成P型深摻雜區。第一多晶硅柵極為N型深摻雜且與半導體襯底之間不具有柵絕緣層。第二多晶硅柵極為P型深摻雜且與半導體襯底之間不具有柵絕緣層。金屬互連層將多個第一多晶硅柵極和多個第二多晶硅柵極連接為S形結構。本申請中，熱流方向是從電阻器內部向表面的方向流動，從而實現散熱制冷。

技術領域

本發明一般涉及半導體技術領域，特別涉及一種自制冷半導體電阻器及其制作方法。

背景技術

芯片被稱為現代工業的“糧食”，是信息技術產業重要的基礎性部件，手機、計算機汽車、工業控制、物聯網、大數據、人工智能等這些領域的發展都離不開芯片。芯片在使用中除了按設計的功能工作外，還會無法避免的產生熱量，使熱量高效率的耗散出去以維持芯片內部器件工作在安全溫度是保證產品安全和可靠性的重要課題。隨著芯片規模的增加、速度的提高，該課題越來越有挑戰性，需要引入創新的思路和方法。

帕爾帖效應指當電流流過不同導體組成的回路時，在不同導體的接頭處分別產生吸熱、放熱現象。現有設計為基于金屬的帕爾貼效應的設計，其一方面制冷降溫效果較弱，另一方面與現有半導體CMOS工藝不兼容，并且還需要額外的降溫模式，給應用帶來不便。因此，需要提供一種自制冷帕爾貼電阻器，以實現更好的工藝兼容性和降溫效果。

發明內容

本發明的目的在于提供一種自制冷半導體電阻器及其制作方法，提供與現有CMOS工藝兼容的帕爾貼器件，可以應用在各類芯片，有助于芯片整體性能提高。

本申請公開了一種自制冷半導體電阻器，包括：

位于半導體襯底中的若干個N型阱區和若干個P型阱區，所述若干個N型阱區和若干個P型阱區在行方向和列方向上依次交替排布，每個所述N型阱區中形成N型深摻雜區，每個所述P型阱區中形成P型深摻雜區；

位于每個所述N型阱區上的第一多晶硅柵極，所述第一多晶硅柵極為N型深摻雜且與所述半導體襯底之間不具有柵絕緣層；

位于每個所述P型阱區上的第二多晶硅柵極，所述第二多晶硅柵極為P型深摻雜且與所述半導體襯底之間不具有柵絕緣層；以及

金屬互連層，所述金屬互連層將所述多個第一多晶硅柵極和所述多個第二多晶硅柵極連接為S形結構。

在一個優選例中，還包括：包圍所述若干個N型阱區和若干個P型阱區的淺溝槽隔離區。

在一個優選例中，還包括：形成于所述第一多晶硅柵極和所述第二多晶硅柵極周圍的側墻。

在一個優選例中，還包括：形成于所述第一多晶硅柵極和所述第二多晶硅柵極上的硅化物。

在一個優選例中，所述自制冷半導體電阻器工作時，電流依次流經所述第一多晶硅柵極、所述N型深摻雜區、所述P型深摻雜區、所述第二多晶硅柵極并依次循環，熱流從所述N型深摻雜區流向所述第一多晶硅柵極，并且，從所述P型深摻雜區流向所述第二多晶硅柵極。

本申請還公開了一種自制冷半導體電阻器的制作方法，包括：

在半導體襯底中形成若干個N型阱區和若干個P型阱區，所述若干個N型阱區和若干個P型阱區在行方向和列方向上依次交替排布；

形成位于每個所述N型阱區和每個所述P型阱區上的多晶硅柵極，所述多晶硅柵極與所述半導體襯底之間不具有柵絕緣層；

在每個所述N型阱區上形成N型深摻雜區且每個所述N型阱區上的多晶硅柵極摻雜為N型深摻雜的第一多晶硅柵極；