[發明專利]處理器系統

在審

• 申請號: 202110641303.1
• 申請日: 2021-06-08
• 公開（公告）號: CN113284532A
• 公開（公告）日: 2021-08-20
• 發明（設計）人: 賴振楠
• 申請（專利權）人: 深圳宏芯宇電子股份有限公司
• 主分類號: G11C11/401
• 分類號: G11C11/401
• 代理公司: 深圳市嘉勤知識產權代理有限公司 44651
• 代理人: 董琳

本發明提供了一種處理器系統，其特征在于，包括處理器單元、內存控制單元、隨機存儲單元、閃存單元；所述處理器單元與所述內存控制單元電性連接，所述內存控制單元分別與所述隨機存儲單元、閃存單元電性連接，所述處理器單元通過所述內存控制單元讀取所述隨機存儲單元中的數據指令集，所述隨機存儲單元通過所述內存控制單元映射所述閃存單元。本發明可在減小計算機系統體積的同時，使得處理器始終處于高效運行狀態，大大提高系統的運行效率。

技術領域

本發明涉及計算機領域，更具體地說，涉及一種處理器系統。

背景技術

目前，DRAM(Dynamic Random Access Memory，動態隨機存取存儲器) 技術獲得巨大發展，主要應用的有同步動態隨機接入存儲器(SDRAM)、雙倍 數據速率(DDR)SDRAM、第2代雙倍數據速率(DDR2)SDRAM、第3代雙倍 數據速率(DDR3)SDRAM和第4代雙倍數據速率(DDR4)SDRAM等多種類型。 對于上述類型的DRAM，主要由內存控制器和DRAM晶片(即內存顆粒)構 成，CPU(central processing unit，中央處理單元)經由內存控制器向DRAM 晶片發送控制命令，包括時鐘信號、命令控制信號以及地址信號等，并通過上 述控制命令控制對DRAM晶片進行數據信號的讀寫操作。

在計算機系統在執行程序時，由CPU執行的相關程序和數據需先放入 DRAM中，在執行程序時CPU根據當前程序指針寄存器的內容從DRAM取 出指令并執行指令，然后再取出下一條指令并執行，如此循環下去直到程序結 束指令時才停止執行。其工作過程就是不斷地取指令和執行指令的過程，最后 將計算的結果放入指令指定的存儲器地址中。

然而，由于DRAM的成本較高，通常其存儲容量有限，因此大部分程序 存儲在成本相對較低的大容量存儲設備中，例如硬盤、固態硬盤等，在計算機 運行時，CPU需將大容量存儲設備中的數據搬移到DRAM，以及將DRAM的 數據寫入到大容量存儲設備中。并且，因大容量存儲設備與中央處理單元的交 互速度均大大低于中央處理單元與DRAM的交互速度，因此大大影響了計算 機系統的整體運行效率。

發明內容

本發明要解決的技術問題在于，針對上述計算機系統整體運行效率不高的 問題，提供一種處理器系統。

本發明解決上述技術問題的技術方案是，提供一種處理器系統，包括處理 器單元、內存控制單元、隨機存儲單元、閃存單元；所述處理器單元與所述內 存控制單元電性連接，所述內存控制單元分別與所述隨機存儲單元、閃存單元 電性連接，所述處理器單元通過所述內存控制單元讀取所述隨機存儲單元中的 數據指令集，所述隨機存儲單元通過所述內存控制單元映射所述閃存單元。

作為本發明的進一步改進，所述內存控制單元用于根據所述處理器單元的 請求，從所述隨機存儲單元讀取并反饋對應的指令，并在所述隨機存儲單元中 的數據指令集符合預設條件時，從所述閃存單元獲取所述數據指令集的后續指 令集并寫入到所述隨機存儲單元。

作為本發明的進一步改進，所述處理器單元包括第一處理器單元和第二處 理器單元，所述數據指令集包括第一指令集和第二指令集，所述預設條件包括 第一預設條件和第二預設條件，所述第一指令集為等待所述第一處理器單元處 理的指令集，所述第二指令集為等待所述第二處理器單元處理的指令集；

所述內存控制單元用于根據所述第一處理器單元和第二處理器單元的請 求，從所述隨機存儲單元讀取并反饋對應的指令，并在所述隨機存儲單元中的 第一指令集符合第一預設條件時，從所述閃存單元獲取所述第一指令集的后續 指令集并寫入到所述隨機存儲單元，以及在所述隨機存儲單元中的第二指令集 符合第二預設條件時，從所述閃存單元獲取所述第二指令集的后續指令集并寫 入到所述隨機存儲單元。

作為本發明的進一步改進，所述第一處理器單元還用于從所述隨機存儲單 元讀取所述第二指令集的后續指令集。