[發明專利]SGT結構及其制造方法

在審

• 申請號: 202110641275.3
• 申請日: 2021-06-09
• 公開（公告）號: CN113506822A
• 公開（公告）日: 2021-10-15
• 發明（設計）人: 康志瀟;蔡晨;李亮
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/417;H01L29/40
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

本申請涉及半導體集成電路領域，具體涉及SGT結構及其制造方法。其中方法包括：提供帶有溝槽的器件基底層；在溝槽的表面形成第一氧化層，使得第一氧化層表面形貌形成第一填充空間；使得第一填充空間中填充第一多晶硅；回刻蝕第一多晶硅，保留位于第一填充空間下部的第一多晶硅；刻蝕去除位于溝槽上部的第一氧化層，使得回刻蝕后的第一多晶硅上端從剩余第一氧化層的上表面伸出；進行氧化工藝，使得外露溝槽中的結構表面，和回刻蝕剩余第一多晶硅的側表面被氧化形成第二氧化層；第一多晶硅的側表面被氧化程度由上至下逐漸減弱，位于溝槽中的第二氧化層表面形貌形成柵多晶硅容置空間；使得柵多晶硅容置空間中填充第二多晶硅，形成柵多晶硅結構。

技術領域

本申請涉及半導體集成電路領域，具體涉及SGT(Shield Gate Trench，屏蔽柵溝槽)型功率器件中SGT結構及其制造方法。

背景技術

功率半導體器件是電能/功率處理的核心器件，對設備的正常運行起到關鍵作用。

SGT型功率器件，因其具有更低的導通電阻和更高的擊穿電壓，廣泛應用于中低壓(20V至250V)的器件中。

通常的低壓SGT結構，其包括形成于硅基底中的溝槽，該溝槽中形成有上、下分布的柵多晶硅和源多晶硅，該源多晶硅和柵多晶硅之間設有隔離氧化層，該隔離氧化層用于將源多晶硅和柵多晶硅隔離。

在相關技術中，該隔離氧化層的形成方式主要包括HDP(High Density Plasma，高密度等離子體)填充回刻，和ONO(Oxide-Nitride-Oxide，氧化物層-氮化物層-氧化物層)襯層熱氧化兩種。

但是在器件尺寸進一步縮小的技術趨勢中，上述相關技術中的制作方式已經無法適用逐漸縮小的SGT結構溝槽。例如，對于該HDP填充回刻方式的深寬比較高，在填充氧化層后膜質不均勻，在后續濕法回刻后使得膜層表面不平整。該ONO襯層熱氧化方式所形成的ONO襯層膜層結構復雜、氮化物層容易出現電荷，回刻后容易在氮化物層頂部形成空隙(void)等問題。

發明內容

本申請提供了一種SGT結構及其制造方法，可以解決相關技術中的制作方法無法適用逐漸縮小的SGT結構溝槽的問題。

為了解決背景技術中所述的技術問題，本申請的第一方面提供一種SGT結構，所述SGT結構包括：

溝槽，所述溝槽位于器件基底層的中，包括由上至下依次連接的上部、中部和下部；

場氧結構，所述場氧結構覆蓋在所述溝槽的下部表面；覆蓋有所述場氧結構的所述溝槽的下部形成源多晶硅容置空間，所述源多晶硅容置空間的寬度由上至下逐漸增大；

源多晶硅結構，所述源多晶硅結構填充在所述源多晶硅容置空間中；

隔離結構，所述隔離結構位于所述溝槽的中部，且覆蓋在所述場氧結構的上表面和所述源多晶硅結構的上表面；

柵氧結構，所述場氧結構覆蓋在所述溝槽的上部表面，覆蓋有所述場氧結構的所述溝槽的上部形成柵多晶硅容置空間；

柵多晶硅結構，所述柵多晶硅結構填充在所述柵多晶硅容置空間中。

可選地，在對應所述源多晶硅結構位置處的所述隔離結構上表面，形成突起。

可選地，所述場氧結構的厚度為1500埃及以下。

可選地，所述柵氧結構的厚度為200埃至800埃。

可選地，所述源多晶硅結構的寬度為800埃至1000埃。

為了解決背景技術中所述的技術問題，本申請的第一方面一種SGT結構的制作方法，所述SGT結構的制作方法包括以下步驟：

提供帶有溝槽的器件基底層，所述溝槽形成于所述器件基底層中；