[發明專利]用于小尺寸CIS器件的離子注入方法

在審

• 申請號: 202110641224.0
• 申請日: 2021-06-09
• 公開（公告）號: CN113488492A
• 公開（公告）日: 2021-10-08
• 發明（設計）人: 肖敬才;邱元元;孫少俊;黃鵬;朱作華
• 申請（專利權）人: 華虹半導體（無錫）有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 羅雅文

本申請公開了一種用于小尺寸CIS器件的離子注入方法，涉及半導體制造領域。該用于小尺寸CIS器件的離子注入方法包括在襯底上形成離子注入掩膜層，所述離子注入掩膜層的材料為非晶硅或多晶硅；在所述襯底表面形成APF薄膜；通過光刻和刻蝕工藝，在所述APF薄膜中形成高能注入區域圖案；以刻蝕后的APF薄膜為掩膜刻蝕所述離子注入掩膜層，在所述離子注入掩膜層中形成所述高能注入區域圖案；對所述襯底進行高能離子注入，在所述襯底中形成高能離子注入區；達到了滿足小線寬下更大的離子注入深度，優化小尺寸CIS器件的離子注入工藝的效果。

技術領域

本申請涉及技術領域，具體涉及一種用于小尺寸CIS器件的離子注入方法。

背景技術

CIS(CMOS Image Sensor，CMOS圖像傳感器)器件是一種能夠將光學信號轉換為電信號的半導體器件。隨著半導體集成電路制造朝著更小關鍵尺寸及更高集成度的方向發展，對工藝的精度和難度要求越來越高。

CIS器件包括若干個像素單元，在像素區域為了防止信號串擾和漏電流，在每個像素單元之間插入PXPH(High Energy P Type Implant，高能P型注入)來進行隔離。對于某些關鍵尺寸為55nm的CIS器件，像素單元的尺寸更小，光阻厚度和解析能力不匹配，難以滿足特征尺寸的需求。

目前，采用可以介質層作為硬掩膜層來阻擋非PXPH區域的離子注入，但隨著像素單元尺寸的減小，現有工藝越來越難以滿足離子注入前對硬掩膜層的刻蝕需求。

發明內容

為了解決相關技術中的問題，本申請提供了一種用于小尺寸CIS器件的離子注入方法。該技術方案如下：

一方面，本申請實施例提供了一種用于小尺寸CIS器件的離子注入方法，該方法包括：

在襯底上形成離子注入掩膜層，離子注入掩膜層的材料為非晶硅或多晶硅；

在襯底表面形成APF薄膜；

通過光刻和刻蝕工藝，在APF薄膜中形成高能注入區域圖案；

以刻蝕后的APF薄膜為掩膜刻蝕離子注入掩膜層，在離子注入掩膜層中形成高能注入區域圖案；

對襯底進行高能離子注入，在襯底中形成高能離子注入區。

可選的，在襯底表面形成APF薄膜，包括：

在離子注入掩膜層表面形成刻蝕緩沖層；

在刻蝕緩沖層表面形成APF薄膜；

在APF薄膜表面形成DARC層。

可選的，對襯底進行高能離子注入，在襯底中形成高能離子注入區之后，該方法還包括：

去除襯底表面的離子注入掩膜層。

可選的，離子注入掩膜層的厚度為5000A-20000A。

可選的，刻蝕緩沖層為DARC層或NFD層或氮化鈦層或NDC層。

可選的，刻蝕緩沖層的厚度為300A-700A。

可選的，APF薄膜的厚度為2000A-7000A。

可選的，DARC層的厚度為300A-700A。

本申請技術方案，至少包括如下優點：