[發明專利]減少多電平NAND單元的編程驗證

在審

• 申請號: 202110640905.5
• 申請日: 2021-06-09
• 公開（公告）號: CN113903387A
• 公開（公告）日: 2022-01-07
• 發明（設計）人: J·S·麥克尼爾;J·L·內維爾;T·瓦利
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C16/08
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王艷嬌

1.一種系統，其包括：

多電平單元MLC NAND快閃存儲器陣列；以及

存儲器控制器，其耦合到所述MLC NAND快閃存儲器陣列且被配置成對所述MLC NAND快閃存儲器陣列執行編程操作，包括：

在第一編程操作期間將第一編程電壓施加到所述MLC NAND快閃存儲器陣列的第一字線，所述字線形成所述陣列的第一組存儲器單元的控制柵極；

執行第一驗證操作以確定包括響應于所述第一編程電壓而成功地編程到第一電平的所述第一組存儲器單元的第一量的第一編程有效性度量；以及

基于所述第一編程有效性度量和預定閾值，確定是否執行第二驗證操作以確定包括由所述第一編程電壓成功地編程到第二電平的所述第一組存儲器單元的第二量的第二編程有效性度量。

2.根據權利要求1所述的系統，其中所述操作進一步包括：

執行所述第二驗證操作以確定所述第二編程有效性度量；以及

基于所述第二編程有效性度量和所述預定閾值，確定是否執行第三驗證操作以確定包括由所述第一編程電壓成功地編程到第三電平的所述第一組存儲器單元的第三量的第三編程有效性度量。

3.根據權利要求1所述的系統，其中所述操作進一步包括：

經由總線接收所述預定閾值。

4.根據權利要求1所述的系統，其中所述第一組存儲器單元的所述第一量是成功地編程到所述第一電平的所述第一組存儲器單元的數目。

5.根據權利要求1所述的系統，其中所述第一組存儲器單元的所述第一量是成功地編程到所述第一電平的所述第一組存儲器單元的百分比。

6.根據權利要求1所述的系統，其中所述操作進一步包括：

基于所述第一編程有效性度量和第二預定閾值，將第二編程電壓施加到所述MLC快閃存儲器的所述線，所述第二編程電壓高于所述第一編程電壓。

7.根據權利要求1所述的系統，其中所述MLC NAND快閃存儲器陣列包括具有在多個豎直安置層處的存儲器單元的存儲器單元的豎直串，其中相應層處的多個存儲器單元耦合到相應字線。

8.一種存儲指令的非暫時性機器可讀媒體，所述指令在由系統執行時使所述系統執行包括以下項的操作：

在第一編程操作期間將第一編程電壓施加到MLC NAND快閃存儲器陣列的第一字線，所述字線形成所述陣列的第一組存儲器單元的控制柵極；

執行第一驗證操作以確定包括響應于所述第一編程電壓而成功地編程到第一電平的所述第一組存儲器單元的第一量的第一編程有效性度量；以及

基于所述第一編程有效性度量和預定閾值，確定是否執行第二驗證操作以確定包括由所述第一編程電壓成功地編程到第二電平的所述第一組存儲器單元的第二量的第二編程有效性度量。

9.根據權利要求8所述的非暫時性機器可讀媒體，其中所述操作進一步包括：

執行所述第二驗證操作以確定所述第二編程有效性度量；以及

基于所述第二編程有效性度量和所述預定閾值，確定是否執行第三驗證操作以確定包括由所述第一編程電壓成功地編程到第三電平的所述第一組存儲器單元的第三量的第三編程有效性度量。

10.根據權利要求8所述的非暫時性機器可讀媒體，其中所述操作進一步包括：

經由總線接收所述預定閾值。

11.根據權利要求8所述的非暫時性機器可讀媒體，其中所述第一組存儲器單元的所述第一量是成功地編程到所述第一電平的所述第一組存儲器單元的數目。

12.根據權利要求8所述的非暫時性機器可讀媒體，其中所述第一組存儲器單元的所述第一量是成功地編程到所述第一電平的所述第一組存儲器單元的百分比。