[發明專利]一種用于高時間分辨率時間數字轉換器的特殊加法器

有效

• 申請號: 202110635568.0
• 申請日: 2021-06-08
• 公開（公告）號: CN113376999B
• 公開（公告）日: 2023-01-06
• 發明（設計）人: 來新泉;崔婷;劉明明;王子宸
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G04F10/00
• 分類號: G04F10/00;G06F7/50
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 侯瓊

1.一種用于高時間分辨率時間數字轉換器的特殊加法器，所述特殊加法器的輸入包括時間數字轉換器中粗計數器16位格雷碼計數結果A，時間數字轉換器中細計數器譯碼器6位二進制碼計數結果C，計數時鐘的二分頻信號，輸出為24位代表測量時長的二進制數值RESULT；

其特征在于該特殊加法器包括：格雷碼與二進制碼轉換模塊(1)，自校準模塊(2)和內部邏輯模塊(3)；

所述的格雷碼與二進制碼轉換模塊(1)用于將時間數字轉換器中粗計數器16位格雷碼計數結果A轉換為對應的二進制進行后續的運算；

所述的自校準模塊(2)根據粗計數器16位格雷碼計數結果A，譯碼器6位二進制碼C和計數時鐘的二分頻信號對16為格雷碼轉換對應的二進制碼的轉換結果B進行自校準，以確保在因電路時延所導致的非理想情況發生時仍能夠給出正確的結果，提高數據的準確性與可靠性；

上述自校準模塊(2)包括自加一模塊，二選一選擇器模塊和選擇器邏輯判斷模塊；其中：所述自加一模塊輸入為格雷碼與二進制碼轉換模塊輸出的16位格雷碼轉換為對應的二進制碼的轉換結果B，輸出為將其加一后的16位自加一結果D；所述二選一選擇器模塊輸入為格雷碼與二進制碼轉換模塊輸出的16位格雷碼轉換為對應的二進制碼的轉換結果B，自加一模塊輸出的16位自加一結果D和選擇器邏輯判斷模塊輸出的選擇器控制信號SEL；通過選擇器控制信號控制二選一選擇器模塊輸出16位經校準的二進制碼結果E；所述選擇器邏輯判斷模塊輸出的選擇器控制信號SEL可由如下所示的邏輯表達式表示：

其中，fake_binary[0]是粗計數器16位格雷碼計數結果A最低位，div_2為計數時鐘的二分頻信號，decoder[5]是譯碼器6位二進制碼計數結果C最高位；

所述的內部邏輯模塊(3)用于將16位經校準的二進制碼結果E進行處理，將16位二進制碼結果E整體左移6位，并減去其自身的值，得到真正意義上的二進制數結果F，然后與6位二進制碼進行直接相加得到24位代表測量時長的二進制數值RESULT，以解決最低有效位對應的是十進制數63，不能被二進制所表達的問題。