[發明專利]一種疊層電感的內電極、其制備方法及疊層電感

有效

• 申請號: 202110628997.5
• 申請日: 2021-06-02
• 公開（公告）號: CN113363048B
• 公開（公告）日: 2023-07-25
• 發明（設計）人: 朱權;於揚棟;劉贛
• 申請（專利權）人: 橫店集團東磁股份有限公司
• 主分類號: H01F17/00
• 分類號: H01F17/00;H01F17/03;H01F27/28;H01F27/29
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 鞏克棟

本發明提供了一種疊層電感的內電極、其制備方法及疊層電感，所述的內電極包括至少一層金屬層以及至少一層通孔層，所述的金屬層和通孔層交替層疊設置；所述的金屬層為線型的連續凹凸結構，所述的通孔層包括至少一個通孔柱。本發明提供了一種疊層電感的內電極，通過改變電感器的結構設計，提高電感Q值的疊層片式電感器。

技術領域

本發明屬于疊層電感技術領域，涉及一種疊層電感的內電極、其制備方法及疊層電感。

背景技術

隨著消費類產品在高速度、高存儲密度、輕薄化等方面的日益進步，以及以手機為中心的移動通訊技術和有線、無線數字通訊網的不斷更新換代。在過去的20年中向小型化、便攜化方向飛速發展，對于電感器產品而言，也朝著小型化、片式化和高頻化的方向發展。

疊層電感也就是非繞線式電感，相比于繞線式電感而言，疊層電感的優勢在于：(1)外形尺寸小；(2)閉合電路，無交互干擾，適合于高密度安裝；(3)無方向性，規范化的自動貼片安裝外形；(4)可焊性和耐焊性優，適合于流焊和再流焊。

目前，隨著科學技術的不斷發展，疊層方式生產加工電子元器件已成為最為重要的方式之一，該方式可大規模地生產疊層片式電感器。相同型號尺寸的高Q值、低損耗、高頻率成為疊層電感的持續要求。Q值是衡量電感器件的主要參數。是指電感器在某一頻率的交流電壓下工作時，所呈現的感抗與其等效損耗電阻之比。電感器的Q值越高，其損耗越小，效率越高。電感器品質因數的高低與線圈導線的直流電阻、線圈骨架的介質損耗及鐵心、屏蔽罩等引起的損耗等有關。

CN105206542A公開了一種高品質因數電感制造方法，包括以下步驟：提供一硅基板，在所述硅基板正反兩面沉積掩膜層后在該硅基板正面的掩膜層上形成腐蝕窗口；沿所述腐蝕窗口形成位于該硅基板內的深坑結構；旋涂聚合物形成隔離層，該隔離層覆蓋所述深坑結構并高出硅基板正面；在所述隔離層上形成第一層金屬圖形；在步驟C之后獲得的結構上旋涂介質層并圖形化，形成暴露部分第一層金屬圖形的通孔；在步驟D之后獲得的結構上形成第二層金屬圖形；使得部分第二層金屬圖形通過所述通孔與第一層金屬圖形接觸以形成電感。

CN106340508A公開了一種電感的形成方法及電感，電感的形成方法包括：提供襯底，所述襯底中具有第一金屬層；在所述襯底中形成第一溝槽和第二溝槽，所述第二溝槽與所述第一金屬層連通；在所述第一溝槽和所述第二溝槽內填充導電材料；在所述襯底上形成第二金屬層，刻蝕所述第二金屬層形成電感線圈。通過在襯底中形成的第一溝槽和第二溝槽，當在第一溝槽上形成第二金屬層時，第二金屬層會在第一溝槽處的上表面形成凹陷，從而通過第二溝槽增加了電感線圈的表面積。

CN102637505A公開了一種高自諧振頻率和高品質因素的疊層電感，疊層體是至少兩種類型的絕緣體薄片疊層為一體的結構，一種類型為構成疊層體的上、下基板的鐵氧體磁性材料的第一種絕緣體薄片，另一種類型為構成疊層體的內部電極附近的第二種絕緣體薄片，其主體為鐵氧體磁性材料的多個第一絕緣體和設置在第一絕緣層內部特定位置且由低介電常數和低損耗的材料的至少一層第二絕緣體；線圈層的線圈導體設置在第一絕緣體中。

傳統的疊層片式電感器的制造一般都會采用改良原材料的配方或者增加線寬線厚這兩種方式來提高Q值。但是，前者研發周期過長，而后者雖然可行但是也會受到電感器本身的尺寸厚度及工藝限制提高幅度有限。

發明內容

針對現有技術存在的不足，本發明的目的在于提供一種疊層電感的內電極、其制備方法及疊層電感。通過改變電感器的結構設計，將單層線圈結構設計為雙層或多層，每一層均為線型的連續凹凸結構，在相同體積的前提下，提高了單層內電極的橫截面，提高了電感的磁通面積，從而提高了疊層片式電感器的Q值。

為達此目的，本發明采用以下技術方案：

第一方面，本發明提供了一種疊層電感的內電極，所述的內電極包括至少兩層金屬層以及至少一層通孔層，所述的金屬層和通孔層交替層疊設置；所述的金屬層為線型的連續凹凸結構，所述的通孔層包括至少一個通孔柱。