[發明專利]半導體裝置與其制造方法

在審

• 申請號: 202110628352.1
• 申請日: 2021-06-04
• 公開（公告）號: CN114914238A
• 公開（公告）日: 2022-08-16
• 發明（設計）人: 曾國弼;陳德芳;陳昭成
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L27/092;H01L21/8234;H01L21/8238
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

一種半導體裝置與其制造方法，半導體裝置包含一基板、一通道層、一柵極結構、一源極/漏極磊晶結構及一底部介電質結構。通道層在基板上。柵極結構在基板上且包圍通道層。源極/漏極磊晶結構在基板上且連接至通道層。底部介電質結構介于源極/漏極磊晶結構與基板之間。

技術領域

本揭露的一些實施方式是關于一種半導體裝置與其制造方法，尤其是關于源極/漏極磊晶結構的半導體裝置與其制造方法。

背景技術

半導體集成電路(integrated circuit，IC)工業經歷了指數增長。集成電路材料及設計中的技術進步產生了IC的多個世代，其中每個世代具有相較于前一世代的較小及較復雜電路。在集成電路演化的過程中，功能密度(亦即，每晶片區域互連裝置的數目)通常已增加，而幾何形狀大小(亦即，可使用制造制程創造的最小元件(或接線))已減小。這個按比例縮小制程通常通過提高生產效率及降低相關聯的成本來提供效益。

發明內容

根據一些實施例，半導體裝置包含基板、通道層、柵極結構、源極/漏極磊晶結構及底部介電質結構。通道層在基板上。柵極結構在基板上且包圍通道層。源極/漏極磊晶結構在基板上且連接至通道層。底部介電質結構介于源極/漏極磊晶結構與基板之間。

根據一些實施例，半導體裝置包含多個通道層、柵極結構、源極/漏極磊晶結構、內介電質間隔物及底部介電質結構。通道層以間隔開的方式一個在另一個上方地排列在基板上。柵極結構包圍多個通道層中的每一個。源極/漏極磊晶結構連接至通道層。內介電質間隔物介于源極/漏極磊晶結構與柵極結構之間。底部介電質結構在源極/漏極磊晶結構以下。

根據一些實施例，制造半導體裝置的方法包含形成鰭片結構，鰭片結構包含多個第一半導體層及多個第二半導體層，多個第一半導體層及多個第二半導體層交替地堆疊在基板上。虛擬柵極結構橫跨鰭片結構形成，使得虛擬柵極結構覆蓋鰭片結構的第一部分，而鰭片結構的第二部分暴露。移除鰭片結構的暴露的第二部分。移除鰭片結構的暴露的第二部分下方的基板的一部分以在基板中形成凹部。底部介電質結構形成在基板的凹部中。在形成底部介電質結構之后，源極/漏極磊晶結構形成于鰭片結構的第一部分中的第二半導體層的多個相反末端表面上。移除虛擬柵極結構以暴露鰭片結構的第一部分。移除鰭片結構的暴露的第一部分中的第一半導體層，而留下鰭片結構的暴露的第一部分中的第二半導體層，第二半導體層懸掛基板上。柵極結構形成以包圍懸掛的第二半導體層中的每一個。

附圖說明

本揭示案的態樣當與隨附附圖一起閱讀時，自以下詳細描述更好地理解。應注意，根據工業中的標準實習，各種特征未按比例描繪。實際上，各種特征的尺寸可出于論述的清晰性而任意地增加或減小。

圖1至圖14例示根據本揭示案的一些實施例的集成電路結構的形成中的中間階段的立體圖及橫截面圖；

圖15為根據本揭示案的一些實施例的集成電路結構的橫截面圖；

圖16及圖17為根據本揭示案的一些實施例的集成電路結構的橫截面圖；

圖18為根據本揭示案的一些實施例的集成電路結構的橫截面圖；

圖19至圖22例示根據本揭示案的一些其他實施例的用于制造集成電路結構的各種階段的示范性橫截面圖。

【符號說明】

100：集成電路結構

100a：集成電路結構

100b：集成電路結構

100c：集成電路結構

100d：集成電路結構

100e：集成電路結構

102：溝槽

110：基板

111：頂表面