[發明專利]具有多個輸入偏移的跟蹤的斬波放大器

在審

• 申請號: 202110622048.6
• 申請日: 2021-06-04
• 公開（公告）號: CN113765489A
• 公開（公告）日: 2021-12-07
• 發明（設計）人: 楠田義憲
• 申請（專利權）人: 美國亞德諾半導體公司
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 汪晶晶

1.具有跟蹤多個輸入偏移的斬波放大器，該斬波放大器包括：

斬波放大器電路，包括:

輸入斬波電路，被配置為斬波輸入信號以產生斬波的輸入信號；

放大電路，被配置為放大所述斬波的輸入信號以生成放大的信號，其中，所述放大電路包括兩對或更多對可選擇的輸入晶體管；

輸出斬波電路，被配置為對所述放大的信號進行斬波以產生斬波的輸出信號；和

控制電路，被配置為從所述兩對或更多對輸入晶體管中選擇一對輸入晶體管，其中，所述選擇的一對輸入晶體管被配置為放大所述斬波的輸入信號；和

偏移校正電路，被配置為生成用于所述斬波放大器電路的輸入偏移補償信號，其中，所述偏移校正電路分別跟蹤所述兩對或更多對輸入晶體管中的每對的輸入偏移。

2.權利要求1所述的斬波放大器，其中所述偏移校正電路包括數字電路，該數字電路被配置為生成數字校正數據，該數字校正數據指示用于所述兩對或更多對輸入晶體管中的每對的輸入偏移補償信號的值。

3.權利要求2所述的斬波放大器，其中所述數字電路包括被配置為存儲所述數字校正數據的非易失性存儲器。

4.權利要求2所述的斬波放大器，其中所述數字電路包括被配置為存儲數字校正數據的存儲器，其中所述數字電路耦合到可操作以讀取或寫入該存儲器的數字接口。

5.權利要求2所述的斬波放大器，其中所述偏移校正電路包括：模擬感測電路，被配置為基于感測通過所述斬波放大器電路的信號路徑來產生感測信號；模數轉換器，被配置為將所述感測信號轉換為所述數字電路的數字輸入信號；以及數模轉換器，被配置為基于所述數字校正數據來控制所述輸入偏移補償信號。

6.權利要求5所述的斬波放大器，其中所述模數轉換器包括比較器，并且所述數字電路包括兩個或更多個計數器，每個計數器被配置為跟蹤所述兩對或更多對輸入晶體管中的對應一個的輸入偏移。

7.權利要求5所述的斬波放大器，其中所述模擬感測電路包括：斬波電路，被配置為輸出所述感測信號；以及感測放大器，具有耦合到所述信號路徑的輸入和耦合到所述斬波電路的輸入的輸出。

8.權利要求1所述的斬波放大器，其中所述兩對或更多對輸入晶體管包括一對n型輸入晶體管和一對p型輸入晶體管。

9.權利要求8所述的斬波放大器，還包括耦合到該對n型輸入晶體管的第一對隔離開關和耦合到該對p型輸入晶體管的第二對隔離開關，其中所述控制電路在所選擇的一對輸入晶體管對應于該對n型輸入晶體管時，關閉所述第一對隔離開關并打開所述第二對隔離開關，以及當所選擇的一對輸入晶體管對應于該對P型輸入晶體管時，關閉所述第二對隔離開關并打開所述第一對隔離開關。

10.權利要求1所述的斬波放大器，還包括被配置為接收輸入信號的一對輸入端子，其中，所述控制電路基于感測該對輸入端子的輸入共模電壓來選擇所選擇的一對輸入晶體管。

11.權利要求1所述的斬波放大器，其中所述偏移校正電路被配置為基于在兩個或更多個信號點處感測通過所述斬波放大器電路的信號路徑來生成所述輸入偏移補償信號。

12.權利要求11所述的斬波放大器，其中所述兩個或更多個信號點包括在所述輸入斬波電路之前的第一信號點和在所述輸出斬波電路之后的第二信號點。

13.權利要求11所述的斬波放大器，其中所述偏移校正電路被配置為將所述輸入偏移補償信號提供給所述放大電路的輸出。

14.權利要求1所述的斬波放大器，其中所述控制電路產生兩個或多個使能信號，每個使能信號可操作以選擇所述兩對或更多對輸入晶體管中的相應一個，其中所述控制電路將所述兩個或多個使能信號提供給所述偏移校正電路。